intel HLS コンパイラを試してみる4（ModelSim）

”intel HLS コンパイラを試してみる3（Quartus Prime）”の続き。

前回はintel HLS が生成したQuartus のプロジェクトをコンパイルしてみた。今回は、ModelSim を立ち上げて、シミュレーションを観察してみよう。

Intel High Level Synthesis Compiler User Guide の Debugging during Verification によると intel HLS コンパイラ・オプションに -ghdl を追加すると、シミュレーターでの信号ログがイネーブルになるということだ。

早速、build.bat に -ghdl オプションを追加した。


これで、
build clean
してから
build test-fpga
した。


すると、F:\intelFPGA_lite\17.1\hls\examples\counter\test-fpga.prj\verification フォルダに vsim.wlf ができた。


ModelSim を立ち上げた。（ModelSim を使うのは久しぶりだ。。。）


File メニューから Open... を選択した。


Open File ダイアログが開いた。ファイルの種類を展開して、Log Files(*.wlf) を選択した。


F:\intelFPGA_lite\17.1\hls\examples\counter\test-fpga.prj\verification フォルダに vsim.wlf を選択して、開くボタンクリックした。


vsim.wlf が開いた。
Instance ウインドウで tb が選択されて、その信号がObjects に表示されている。Object のファイルをCTR-a キーで全選択して、右クリックし右クリックメニューから、Add Wave を選択した。


Wave ウインドウに波形が入った。
count_inst_returndata_data を右クリックしてRadix → Unsigned を選択した。これで 10 進数で表示できた。


tb の波形が表示できた。


Instance ウインドウの count_inst をクリックして、その Objects の波形をすべてWave ウインドウに追加した。 count_inst がカウンタ本体のはず。


Wave ウインドウの最後を拡大してみたところ、100 までカウントしているのが確認できた。C ソースコードと同じ動作だった。