intel HLS コンパイラを試してみる10（examples\tutorials\interfaces\mm_master_testbench_operators その2）

”intel HLS コンパイラを試してみる9（examples\tutorials\interfaces\mm_master_testbench_operators）”の続き。

前回は、Avalon MM インターフェースのチュートリアルをやってみて、ModelSim で波形を観測した。今回は、レポートとQuartus Prime を動かしてコンパイルしてみた。

まずは、レポートを貼っておく。

Summary


Loops analysis


Area analysis of system


Area analysis of source


Component Viewer


Component memory viewer


Verification statistics Latency は min = 24, max = 89, avg = 68 だった。


Quartus Prime 17.1 を立ち上げた。
F:\intelFPGA_lite\17.1\hls\examples\tutorials\interfaces\mm_master_testbench_operators\operators.prj\quartus の quartus_compile.qpf を読み込んだ。
コンパイルを実行した。


Entity の quartus_compile の下の、add_x をダブルクリックして開くと、IP のシンボルを見ることができた。