FC2カウンター FPGAの部屋 ZYBOでUbuntu を起動したらネットワークがつながらない
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBOでUbuntu を起動したらネットワークがつながらない

Zynq+Vivado HLS勉強会は 7 回から 8 回に変更になった。最後の回は、任意精度固定小数点データ型とVivado HLS のOpenCV対応を追加した。今日はZYBO でUbuntu 14.04 を立ち上げて、その上で、Vivado HLS で生成したAXI4 Lite Slave インターフェースのIP を使う方法をやる予定だ。
その下準備をしていたところ、ZYBO のボード・ファイルを使用して作成したブロック・デザインで、ネットワークが動作しなかった。いろいろとやってみたが、どうにも動作しない。もしかしてということで、ZYBO Z7-20のネットワークがつながらなかった例を思い出した。

まずは、VIvado 2017.3 で作成した multi_ex2 プロジェクトを示す。
ZYBO_BF_Bug_1_171221.png

multi_bd ブロック・デザインを開くと、MDIO_ETHERNT_0 が processing_system7_0 にあるのが分かる。これは EMIO にマップされているということだ。
ZYBO_BF_Bug_2_171221.png

processing_system7_0 をダブルクリックして開き、Page Navigatorで Peripheral I/O Pinsをクリックする。
Ethernet0 を展開すると、MDIO が EMIO にマップされている。
ZYBO_BF_Bug_3_171221.png

EMIO の脇の MDIO をクリックして選択する。

MDIO がハイライトされて、選択された。
ZYBO_BF_Bug_4_171221.png

OKボタンをクリックした。
すると、MDIO_ETHERNT_0 が無くなったのが分かる。これは、EMIO から MIO にマップが変更されたからだ。
ZYBO_BF_Bug_5_171221.png

これでブロック・デザインをセーブして、論理合成、インプリメント、ビットストリームの生成を行った。
ハードウェアをエクスポートして、SDK を立ち上げた。
FSBL を生成して、u-boot.elf を追加しながら、BOOT.bin を作成した。
ZYBO_BF_Bug_6_171222.png

これで、ZYBO 上でUbuntu 14.04 を起動したときにネットワークがつながるようになった。

ZYBO や ZYBO Z7 のボード・ファイルを早く直してほしいものだ。今のところ、ZYBO/B.3、ZYBO-Z7-10/A.0、ZYBO Z7-20/A.0 のボード・ファイルでは、今回の様に修正する必要があると思う。
  1. 2017年12月22日 04:51 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4013-b8d32d62
この記事にトラックバックする(FC2ブログユーザー)