Verilog2001版DDR SDRAMコントローラーのインプリメント

Verilog2001版DDR SDRAMコントローラーのインプリメントの仕方をちょっとだけ。。。

インプリメントに使用するVerilogファイルはシミュレーションに使用したものと同じものです。Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーションまとめ１からダウンロードしてください。

最初にWebPACK ISE8.2iを起動する。
File -> New Project... を選択する。


New Project Wizard - Create New Projectウインドウが開くので、Project Nameを DDRtest_Synth と入力する。Project Location の脇の”...”ボタンをクリックすると"フォルダ参照”ダイアログが開くので、 DDRtest_verilogを選択する。


New Project Wizard - Device Propertiesウインドウが開くのでFamily, Device, Package, Speed, Simulatorの部分を入力する。Next>ボタンをクリック。


New Project Wizard - Create New Sourceウインドウが開く。Next>ボタンをクリック。


New Project Wizard - Add Existing Sourcesウインドウが開く。


Add Source ボタンをクリックするとファイルを選択するダイアログが開くので "dcm100.xaw" と "DDRtest.ucf" を選択する。


”開く”ボタンをクリックすると、"dcm100.xaw" と "DDRtest.ucf" が Add Existing Sources に追加される。


もう一度、Add Source ボタンをクリックする。ファイル選択のダイアログで1つ上のフォルダ (DDRtest_verilog) に移動して、下の図の通りにファイルを選択して”開く”ボタンをクリック。


今、プロジェクトに入れたVerilogファイルは、Add Existing Sources の Copy to Project がチェックが入っていると思う。このままだとプロジェクトフォルダにコピーされてしまうので、チェックをはずそう。


次にもう一度、Add Source ボタンをクリックする。ファイル選択のダイアログで DDRtest_verilog/ddr_controller に移動し、下の図の通りにVerilogファイルを選択する。そして”開く”ボタンをクリック。


やはりここでも、プロジェクトに入れたVerilogファイルは、Add Existing Sources の Copy to Project がチェックが入っていると思う。このままだとプロジェクトフォルダにコピーされてしまうので、チェックをはずそう。


New Project Wizard - Project Summary が出るので Finish ボタンをクリックして終了。


Adding Source Files... ダイアログが出るので、OK ボタンをクリック。


これでプロジェクトが完成。


今日はここまで。