FC2カウンター FPGAの部屋 SqueezeNet for MNIST のVivado HLS での試行3
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

SqueezeNet for MNIST のVivado HLS での試行3

SqueezeNet for MNIST のVivado HLS での試行2”の続き。

前回はSqueezeNet for MNISTで、どのくらいのリソースが必要なのかを探ってみようということで、C コードの合成を行って、結果を調べた。今回は、Vivado synthesis, place and route にチェックを入れてExport RTL を行い、合成結果と比較した。

Vivado synthesis, place and route にチェックを入れて、Vivado 2017.4 のインプリメンテーションを行って、レポートを確認した。結果を示す。
squeezenet_vhls_12_180908.png

その結果は LUT が 26930 個で、FF が 30836 個、DSP が 194 個、BRAM が 3 個だった。
CP achieved post-implementation は 10.283 ns だった。

C コードの合成時のレポートを示す。
squeezenet_vhls_2_180906.png

まずは、BRAM 3 個と DSP 194 個は変化が無い。FF はC コードの合成時が 33233 個に対して、Vivado 合成時には 30836 個だった。Vivado 合成時の使用率のパーセンテージは、約 29 % だった。C コードの合成時が 31 % だったので、それほどの変更はない。
LUT はどうかというと、C コードの合成時には、66650 個で、Vivado 合成時には、26930 個だった。Vivado 合成時のパーセンテージは、約 51 % だった。C コードの合成時には、125 % だったので、大幅に低下して実装可能となった。
しかし、これだけでは SqueezeNet のほんの一部分しか実装できていないので、無理そうだ。

次回は、今はチャネル数分の幅のHLS ストリームを使用しているが、チャネルの幅を変更できるように、すでにテンプレートを書き換えてあるので、それについてブログに書いてみたい。
  1. 2018年09月08日 06:43 |
  2. DNN
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4289-137ccf7f
この記事にトラックバックする(FC2ブログユーザー)