FC2カウンター FPGAの部屋 Vivado 2019.2 のプロジェクトを作り Vitis でソフトウェア開発1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2019.2 のプロジェクトを作り Vitis でソフトウェア開発1

Vivado 2019.2 が11月1日にリリースされたが、このバージョンからSDK が無くなった。それじゃ、どうやって、ZYNQ とかでソフトウェアを開発するのか?といったらVitis を使用することになる。そのVitis を使ってソフトウェア開発する手順を確認してみよう。

なお、Vitis 2019.2 のやり方については、”Vitis Unified Software Development Platform Documentation"を参照している。

まずは、Vivado 2019.2 にDigilent 社のFPGA ボードのボード・ファイルをインストールする。(ボード・ファイルのインストール方法は”ZYBO Z7-20 のボードファイルをVivado 2017.2 にインストールする”を参照のこと)
Vivado 2019.2 で ZYBO Z7-10 を使用した gpio_test プロジェクトを作成した。

IP Integrator を使用してブロックデザインを作成した。作成したブロックデザインを示す。すでにラッパーファイルを作成してある。
Vivado2019_2_1_191103.png

Vivado2019_2_2_191103.png

axi_gpio を使用して、4ビットのLED に表示するだけのシンプルな回路だ。
この回路を論理合成、インプリメンテーション、ビットストリームの生成を行った。結果を示す。なお、クロック周波数は 50 MHz となっている。
Vivado2019_2_3_191103.png

File メニューからExport -> Export Hardware を選択して、ハードウェアをエクスポートする。
Vivado2019_2_4_191103.png

Include bitstream のチェックボックスにチェックを入れて、OK ボタンをクリックする。
Vivado2019_2_5_191103.png

gpio_test_wrapper.xsa がエクスポートされている。
Vivado2019_2_6_191103.png

Tools メニューのLaunch Vitis を選択して、Vitis 2019.2 を起動する。
Vivado2019_2_7_191103.png

Vitis のWorkSpace を聞いてくるので、Vivado のプロジェクトのディレクトリを指定した。
Vivado2019_2_8_191103.png

Vitis 2019.2 が起動した。
Vivado2019_2_9_191103.png

まずはプラットフォームを生成する。
Vitis で Create Platform Project を選択する。
すると、Create platform project ダイアログが表示された。
Project name に gpio_test_platform と入力して、Next > ボタンをクリックした。
Vivado2019_2_10_191103.png

Platform Project はXSA を指定するので、そのままNext > ボタンをクリックする。
Vivado2019_2_12_191103.png

gpio_test_wrapper.xsa ファイルを指定して、Finish ボタンをクリックする。
Vivado2019_2_12_191103.png

プラットフォーム・プロジェクトが生成された。
トンカチ アイコンをクリックして、Debug コンフィギュレーションでビルドする。
Vivado2019_2_13_191103.png

ビルドが成功した。
  1. 2019年11月03日 09:26 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4692-a595f876
この記事にトラックバックする(FC2ブログユーザー)