FC2カウンター FPGAの部屋 Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる2

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる”の続き。

Xilinx/Vitis_Accel_Exampleshello_world サンプルを今まで作ってきたUltra96V2 のプラットフォームでやって見たが、作ってきたプラットフォームが non-accelerated platform と言われてしまった。その原因としては、どこかで見たかわからないのだが、ハードウェアの xsa ファイル名とソフトウェアの spfm ファイル名が同じでなければならないというのがあったと思う。
そこで、xsa ファイル名からPetaLinux のプロジェクト名、Vitis でのプラットフォーム名をすべて ultra96v2_min で統一することにした。

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる1(ハードウェア・コンポーネントの作成)”で、最後のExport Hardware の代わりに、”Creating the Hardware Component”の
write_hw_platform -include_bit ultra96v2_min.xsa
validate_hw_platform ./ultra96v2_min.xsa

を行って、ultra96v2_min.xsa を出力した。
Vitis_Accel_Examples_9_191117.png

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる2(ソフトウェア・コンポーネントの作成1)”では、PetaLinux のプロジェクトの名前を ultra96v2_min にした。
petalinux-create --type project --template zynqMP --name ultra96v2_min
後は同様に設定し、ビルドした。

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる3(ソフトウェア・コンポーネントの作成2)”でも同様に作業を行った。
Vitis_Accel_Examples_10_191117.png

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる4(プラットフォームの作成)”でも ultra96v2 プラットフォーム・プロジェクトを作り直した。
wksp1/ultra96v2_min/export/ultra96v2_min ディレクトリにプラットフォームができている。
Vitis_Accel_Examples_11_191117.png

ultra96v2_min.xpfm を示す。ハードウェアとソフトウェアのファイル名が一緒になっている。(拡張子は違う)

<?xml version="1.0" encoding="UTF-8"?>
<sdx:platform sdx:vendor="xilinx.com"
              sdx:library="sdx"
              sdx:name="ultra96v2_min"
              sdx:version="1.0"
              xmlns:sdx="http://www.xilinx.com/sdx">
    <sdx:description>
ultra96v2_min
    </sdx:description>
    <sdx:hardwarePlatforms>
        <sdx:hardwarePlatform sdx:path="hw" sdx:name="ultra96v2_min.xsa"/>
    </sdx:hardwarePlatforms>
    <sdx:softwarePlatforms>
        <sdx:softwarePlatform sdx:path="sw" sdx:name="ultra96v2_min.spfm"/>
    </sdx:softwarePlatforms>
</sdx:platform>


この ultra96v2_min プラットフォームを Vitis のインストール・ディレクトリ Vitis/2019.2/ の下の platforms ディレクトリの ultra96v2_min プラットフォームと取り替えた。

一旦、Vitis_Accel_Examples を削除して、もう一度 git clone し、hello_world ディレクトリに行って、make する。
rm -rf Vitis_Accel_Examples/
git clone https://github.com/Xilinx/Vitis_Accel_Examples.git
cd Vitis_Accel_Examples/hello_world/
make all TARGET=sw_emu DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/

Vitis_Accel_Examples_12_191117.png

Vitis_Accel_Examples_13_191117.png

エラーになってしまったが、だいぶビルドが進んだ。プラットフォームも non-accelerated platform と言われることはなくなった。
ふと考えてみると、ARM プロセッサの環境なので、TARGET=sw_emu だとQEMU 使う必要があるので、TARGET=hw でやったほうが良いかということでやってみた。
make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
Vitis_Accel_Examples_14_191117.png

Vitis_Accel_Examples_15_191117.png

ここでの最初のエラーは、

ERROR: [CFGEN 83-2299] Clock ID 0 must exist. Please correct the targetted platform.

ということで、Vivado のプロジェクトを見てみよう。

ログを示す。最初に TARGET=sw_emu の時のログを示す。

masaaki@masaaki-H110M4-M01:~/Vitis_Work/Vitis_Accel_Examples/hello_world$ make all TARGET=sw_emu DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/gnu/aarch64/lin/aarch64-linux/bin/aarch64-linux-gnu-g++ -I..//common/includes/xcl2 -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//include/xrt -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vivado/2019.2/include -Wall -O0 -g -std=c++11 -fmessage-length=0 ..//common/includes/xcl2/xcl2.cpp src/host.cpp  -o 'host'  -L/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//lib -lOpenCL -lpthread  -lrt -lstdc++  --sysroot=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
mkdir -p ./_x.sw_emu.ultra96v2_min
v++ -t sw_emu --platform ultra96v2_min --save-temps  -g --temp_dir ./_x.sw_emu.ultra96v2_min -c -k vadd -I'src' -o'_x.sw_emu.ultra96v2_min/vadd.xo' 'src/vadd.cpp'
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ compile can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/reports/vadd
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/logs/vadd
Running Dispatch Server on port:35071
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/vadd.xo.compile_summary, at Sun Nov 17 20:43:57 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:43:57 2019
Running Rule Check Server on port:34973
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/reports/vadd/v++_compile_vadd_guidance.html', at Sun Nov 17 20:43:58 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-585] Compiling for software emulation target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-242] Creating kernel: 'vadd'

===>The following messages were generated while  performing high-level synthesis for kernel: vadd Log file: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/vadd/vadd/vivado_hls.log :
INFO: [v++ 204-61] Option 'relax_ii_for_timing' is enabled, will increase II to preserve clock frequency constraints.
INFO: [v++ 60-594] Finished kernel compilation
INFO: [v++ 60-586] Created _x.sw_emu.ultra96v2_min/vadd.xo
INFO: [v++ 60-791] Total elapsed time: 0h 0m 12s
mkdir -p ./build_dir.sw_emu.ultra96v2_min
v++ -t sw_emu --platform ultra96v2_min --save-temps  -g --temp_dir ./build_dir.sw_emu.ultra96v2_min -l  -o'build_dir.sw_emu.ultra96v2_min/vadd.xclbin' _x.sw_emu.ultra96v2_min/vadd.xo
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ link can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/reports/link
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/logs/link
Running Dispatch Server on port:35365
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/vadd.xclbin.link_summary, at Sun Nov 17 20:44:11 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:44:11 2019
Running Rule Check Server on port:33481
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/reports/link/v++_link_vadd_guidance.html', at Sun Nov 17 20:44:12 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-629] Linking for software emulation target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-645] kernel flags are '-g -I /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/src -g'
INFO: [v++ 60-251]   Hardware accelerator integration...
INFO: [v++ 60-586] Created build_dir.sw_emu.ultra96v2_min/vadd.xclbin
INFO: [v++ 60-1307] Run completed. Additional information can be found in:
 Guidance: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/reports/link/v++_link_vadd_guidance.html
 Vivado Log: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/logs/link/vivado.log
 Steps Log File: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/logs/link/link.steps.log

INFO: [v++ 60-791] Total elapsed time: 0h 0m 15s
emconfigutil --platform ultra96v2_min --od ./_x.sw_emu.ultra96v2_min

****** configutil v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [ConfigUtil 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [ConfigUtil 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
emulation configuration file `emconfig.json` is created in ./_x.sw_emu.ultra96v2_min directory 
mkdir -p sd_card/./build_dir.sw_emu.ultra96v2_min
cp -rf `/home/masaaki/Vitis_Work/Vitis_Accel_Examples/common/utility/parse_platform_list.py ultra96v2_min`/ultra96v2_min/sw/ultra96v2_min/boot/generic.readme `/home/masaaki/Vitis_Work/Vitis_Accel_Examples/common/utility/parse_platform_list.py ultra96v2_min`/ultra96v2_min/sw/ultra96v2_min/xrt/image/* xrt.ini host sd_card
cp: 'None/ultra96v2_min/sw/ultra96v2_min/boot/generic.readme' を stat できません: そのようなファイルやディレクトリはありません
cp: 'None/ultra96v2_min/sw/ultra96v2_min/xrt/image/*' を stat できません: そのようなファイルやディレクトリはありません
Makefile:131: recipe for target 'sd_card' failed
make: *** [sd_card] Error 1


次に、 TARGET=hw の時のログを示す。

masaaki@masaaki-H110M4-M01:~/Vitis_Work/Vitis_Accel_Examples/hello_world$ make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/gnu/aarch64/lin/aarch64-linux/bin/aarch64-linux-gnu-g++ -I..//common/includes/xcl2 -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//include/xrt -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vivado/2019.2/include -Wall -O0 -g -std=c++11 -fmessage-length=0 ..//common/includes/xcl2/xcl2.cpp src/host.cpp  -o 'host'  -L/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//lib -lOpenCL -lpthread  -lrt -lstdc++  --sysroot=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
mkdir -p ./_x.hw.ultra96v2_min
v++ -t hw --platform ultra96v2_min --save-temps  --temp_dir ./_x.hw.ultra96v2_min -c -k vadd -I'src' -o'_x.hw.ultra96v2_min/vadd.xo' 'src/vadd.cpp'
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ compile can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/reports/vadd
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/logs/vadd
Running Dispatch Server on port:37443
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo.compile_summary, at Sun Nov 17 20:52:11 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:52:11 2019
Running Rule Check Server on port:37525
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/reports/vadd/v++_compile_vadd_guidance.html', at Sun Nov 17 20:52:12 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-585] Compiling for hardware target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-242] Creating kernel: 'vadd'

===>The following messages were generated while  performing high-level synthesis for kernel: vadd Log file: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd/vadd/vivado_hls.log :
INFO: [v++ 204-61] Option 'relax_ii_for_timing' is enabled, will increase II to preserve clock frequency constraints.
INFO: [v++ 204-61] Pipelining loop 'read1'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 3.
INFO: [v++ 204-61] Pipelining loop 'read2'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 3.
INFO: [v++ 204-61] Pipelining loop 'vadd'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 2.
INFO: [v++ 204-61] Pipelining loop 'write'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 3.
INFO: [v++ 200-790] **** Loop Constraint Status: All loop constraints were satisfied.
INFO: [v++ 200-789] **** Estimated Fmax: 136.99 MHz
INFO: [v++ 60-594] Finished kernel compilation
INFO: [v++ 60-244] Generating system estimate report...
INFO: [v++ 60-1092] Generated system estimate report: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/reports/vadd/system_estimate_vadd.xtxt
INFO: [v++ 60-586] Created _x.hw.ultra96v2_min/vadd.xo
INFO: [v++ 60-791] Total elapsed time: 0h 0m 36s
mkdir -p ./build_dir.hw.ultra96v2_min
v++ -t hw --platform ultra96v2_min --save-temps  --temp_dir ./build_dir.hw.ultra96v2_min -l  -o'build_dir.hw.ultra96v2_min/vadd.xclbin' _x.hw.ultra96v2_min/vadd.xo
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ link can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/logs/link
Running Dispatch Server on port:41825
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/vadd.xclbin.link_summary, at Sun Nov 17 20:52:49 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:52:49 2019
Running Rule Check Server on port:36947
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link/v++_link_vadd_guidance.html', at Sun Nov 17 20:52:50 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-629] Linking for hardware target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-1332] Run 'run_link' status: Not started
INFO: [v++ 60-1443] [20:52:51] Run run_link: Step system_link: Started
INFO: [v++ 60-1453] Command Line: system_link --xo /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo -keep --xpfm /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm --target hw --output_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int --temp_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
INFO: [SYSTEM_LINK 82-76] Reading emulation BD and HPFM information
INFO: [SYSTEM_LINK 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:52:52 2019
INFO: [SYSTEM_LINK 82-70] Extracting xo v3 file /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo
INFO: [KernelCheck 83-118] 'vadd' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'in1' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'in2' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'out_r' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'size' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [SYSTEM_LINK 82-53] Creating IP database /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml
INFO: [SYSTEM_LINK 82-38] [20:52:52] build_xd_ip_db started: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/build_xd_ip_db -ip_search 0  -sds-pf /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/ultra96v2_min.hpfm -clkid 2 -ip /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/iprepo/xilinx_com_hls_vadd_1_0,vadd -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml
INFO: [SYSTEM_LINK 82-37] [20:52:55] build_xd_ip_db finished successfully
Time (s): cpu = 00:00:03 ; elapsed = 00:00:03 . Memory (MB): peak = 296.438 ; gain = 0.000 ; free physical = 684 ; free virtual = 34977
INFO: [SYSTEM_LINK 82-51] Create system connectivity graph
INFO: [SYSTEM_LINK 82-102] Applying explicit connections to the system connectivity graph: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
INFO: [SYSTEM_LINK 82-38] [20:52:55] cfgen started: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/cfgen -dmclkid 2 -r /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
INFO: [CFGEN 83-0] Kernel Specs: 
INFO: [CFGEN 83-0]   kernel: vadd, num: 1  {vadd_1}
ERROR: [CFGEN 83-2299] Clock ID 0 must exist.  Please correct the targetted platform.
ERROR: [CFGEN 83-2298] Exiting due to previous error
ERROR: [SYSTEM_LINK 82-36] [20:52:55] cfgen failed
Time (s): cpu = 00:00:00.19 ; elapsed = 00:00:00.20 . Memory (MB): peak = 296.438 ; gain = 0.000 ; free physical = 681 ; free virtual = 34977
ERROR: [SYSTEM_LINK 82-62] Error generating design file for /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml, command: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/cfgen -dmclkid 2 -r /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
ERROR: [SYSTEM_LINK 82-96] Error applying explicit connections to the system connectivity graph
ERROR: [SYSTEM_LINK 82-79] Unable to create system connectivity graph
INFO: [v++ 60-1442] [20:52:55] Run run_link: Step system_link: Failed
Time (s): cpu = 00:00:04 ; elapsed = 00:00:04 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 700 ; free virtual = 34996
ERROR: [v++ 60-661] v++ link run 'run_link' failed
ERROR: [v++ 60-626] Kernel link failed to complete
ERROR: [v++ 60-703] Failed to finish linking
Makefile:98: recipe for target 'build_dir.hw.ultra96v2_min/vadd.xclbin' failed
make: *** [build_dir.hw.ultra96v2_min/vadd.xclbin] Error 1

  1. 2019年11月17日 21:01 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4707-2cc82641
この記事にトラックバックする(FC2ブログユーザー)