FC2カウンター FPGAの部屋 Vitis 2019.2 アプリケーション・プロジェクト ラプラシアン・フィルタAXI4-Streamバージョン4
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis 2019.2 アプリケーション・プロジェクト ラプラシアン・フィルタAXI4-Streamバージョン4

Vitis 2019.2 アプリケーション・プロジェクト ラプラシアン・フィルタAXI4-Streamバージョン3”の続き。

前回は、Vitis 2019.2 で lap_filter_axis_dma プロジェクトを作成してUltra96-V2 で動作を確認することができた。今回は、実行時のプロファイルを取得してみよう。

Assistant ウインドウで lap_filter_axis_dma_system -> lap_filter_axis_dma -> Hardware を右クリックし右クリックメニューから、Run -> Run Configurations... を選択する。

左のペインのDebugger_lap_filter_axis_dma をクリックする。

Enable profiling をクリックする。

Generate timeline trace report を Yes に変更する。

Collect Data Transfer Trace を Fine にする。

Collect Stall Trace を All にする。

Apply ボタンをクリックする。

Run ボタンをクリックする。
lap_fitler_52_191227.png

Assistant ウインドウの lap_filter_axis_dma_system -> lap_filter_axis_dma -> Hardware の下に、Debugger_lap_filter_axis_dma -> Run Summary(xclbin) ができている。
lap_fitler_53_191227.png

Run Summary(xclbin) をダブルクリックして開く。
Vitis Analyzer が起動して Summary を表示する。
Profile Summary をクリックして表示した。
lap_fitler_54_191227.png

Appliction Timeline をクリックして表示した。
lap_fitler_55_191227.png

後ろのトランザクションを拡大した。
lap_fitler_56_191227.png

OpenCL のコマンドが表示されているのが見える。clEnqueueTask などが見える。
  1. 2019年12月27日 05:37 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4745-75e3155f
この記事にトラックバックする(FC2ブログユーザー)