FC2カウンター FPGAの部屋 Vitis 2019.2 で自作カーネルを使用してストーミング接続を試す1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis 2019.2 で自作カーネルを使用してストーミング接続を試す1

今まで作ってきた krnl_dma_read , krnl_lap_filter , krnl_dma_write をストーミング接続した Vitis 2019.2 プロジェクトを作成して、動作を確認することにした。プロジェクト名は streaming_lap_filter だ。

Vitis 2019.2 で streaming_lap_filter アプリケーション・プロジェクトを作成する。
File メニューの New -> Application Project... を選択した。

New Application Project が立ち上がった。
Project name に streaming_lap_filter を入れた。
streaming_lap_filter_1_200202.png

platform では、ultra96_min2 プラットフォームを選択した。
streaming_lap_filter_2_200202.png

Domain はそのままとした。
streaming_lap_filter_3_200202.png

Templates は Empty Application を選択した。
streaming_lap_filter_4_200202.png

Streaming_lap_filter と Streaming_lap_filter_system が生成された。
streaming_lap_filter_5_200202.png

  1. 2020年02月03日 05:22 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4781-aa039d79
この記事にトラックバックする(FC2ブログユーザー)