FC2カウンター FPGAの部屋 Vivado HLS 2019.2 で xfOpenCV のAXI4-Stream 版 medianblur をやってみる3
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2019.2 で xfOpenCV のAXI4-Stream 版 medianblur をやってみる3

Vivado HLS 2019.2 で xfOpenCV のAXI4-Stream 版 medianblur をやってみる2”の続き。

前回は、カラー画像出力と白黒画像出力の C シミュレーションを行って、成功した。今回は、カラー画像出力と白黒画像出力それぞれにおいて、C コードの合成、C/RTL 協調シミュレーション、Export RTL を行う。

まずは前回の続きで、C コードの合成を行った。左側が白黒画像出力、右側がカラー画像出力だ。
xfOpenCV_101_200312.pngxfOpenCV_106_200312.png

2 つ共、Latency は同じ max 値で 2094021 クロックだった。最大解像度は 1920 x 1080 = 2073600 ピクセルなので、 2094021 クロック / 2073600 ピクセル ≒ 1.010 クロック / ピクセルだった。性能は問題ない。
リソース使用量は当然ながらカラー画像出力の方が多い。BRAM_18K の使用量も白黒画像出力が 3 個、カラー画像出力が 9 個だった。

C/RTL 協調シミュレーションを行った。結果を示す。上がが白黒画像出力、下がカラー画像出力だ。
xfOpenCV_102_200312.png
xfOpenCV_107_200312.png

どちらも Latency は 366956 クロックだった。使用画像は 800 x 450 ピクセルなので、合計 360000 ピクセル、よって 366956 クロック / 2073600 ピクセル ≒ 1.019 クロック / ピクセルだった。

C/RTL 協調シミュレーションの全体波形を示す。上がが白黒画像出力、下がカラー画像出力だ。
xfOpenCV_103_200312.png
xfOpenCV_108_200312.png

ほとんど同じだが、TDATA が 8 ビットと 32 ビットの違いがある。

C/RTL 協調シミュレーションの波形を拡大してみよう。上がが白黒画像出力、下がカラー画像出力だ。
xfOpenCV_104_200312.png
xfOpenCV_109_200312.png

こちらも同じだ。

最後に、Export RTL を示す。左側が白黒画像出力、右側がカラー画像出力だ。
xfOpenCV_105_200312.pngxfOpenCV_110_200312.png

この結果がそっくり同じということはどういうことだろうか?
C コードの合成の結果は違っていたのに?何かバグっているとしか思えない。
  1. 2020年03月13日 03:59 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4821-bc136c9e
この記事にトラックバックする(FC2ブログユーザー)