FC2カウンター FPGAの部屋 Vitis_Libraries/vision/L3/examples/stereopipeline/ をやってみた2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis_Libraries/vision/L3/examples/stereopipeline/ をやってみた2

Vitis_Libraries/vision/L3/examples/stereopipeline/ をやってみた1”の続き。

前回は、 Vitis_Libraries/vision/L3/examples/stereopipeline/ のビルドを行って成功した。今回は、 Vitis_Libraries/vision/L3/examples/stereopipeline/ のVivado HLS や Vivado のプロジェクトを見ていこう。

Vivado HLS 2019.2 のプロジェクトは Vitis_Libraries/vision/L3/examples/stereopipeline/build/_x_ultra96v2_min2_hw/stereopipeline_accel/stereopipeline_accel/stereopipeline_accel に入っている。
Vivado HLS 2019.2 を立ち上げて、合成レポートを見た。
Vitis_Vision_91_200404.png
Vitis_Vision_92_200404.png

Latency の min は 6347629 クロックで、max は 8421228 クロックだった。画像は 1920 x 1080 ピクセル = 2073600 ピクセルなので、min の場合は
6347629 / 2073600 ≒ 3.06 クロック/ピクセルだった。
max の場合は
8421228 / 2073600 ≒ 4.06 クロック/ピクセルだった。
Detail -> Instance をみると、やはり StereoBM でそれだけのクロックがかかっている。

BRAM_18K は 80 %, DSP48E は 50 %, FF は 70 %, LUT はなんと 138 % でオーバーしている。これは Vivado で合成した時に減ったので、合成できているようだ。

次に、Vivado 2019.2 のプロジェクトを見てみよう。
Vivado のプロジェクトは Vitis_Libraries/vision/L3/examples/stereopipeline/build/_x_ultra96v2_min2_hw/link/vivado/vpl/prj にある。
Vivado 2019.2 を立ち上げて、ブロックデザインを見た。
Vitis_Vision_86_200404.png

AXI4 Master ポートが 6 個でているのが分かる。

Address Editor 画面を示す。
Vitis_Vision_87_200404.png

Project Summary を示す。
Vitis_Vision_88_200404.png
Vitis_Vision_89_200404.png
Vitis_Vision_90_200404.png

LUT は 70 % でまだ余裕がある。やはり、Vivado HLS の合成レポートの LUT のリソース使用量は当てにならないようだ。
  1. 2020年04月04日 05:58 |
  2. Vitis_Vision
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4842-a1af2856
この記事にトラックバックする(FC2ブログユーザー)