FC2カウンター FPGAの部屋 Ultra96-V2 の高速、低速コネクタ用PMOD 拡張基板に Pmod VGA を接続する3(Vivado 2020.1 でディスプレイ・コントローラを作成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Ultra96-V2 の高速、低速コネクタ用PMOD 拡張基板に Pmod VGA を接続する3(Vivado 2020.1 でディスプレイ・コントローラを作成)

Ultra96-V2 の高速、低速コネクタ用PMOD 拡張基板に Pmod VGA を接続する2(Vitis HLS 2020.1 でディスプレイ・コントローラを作成)”の続き。

前回は、高速、低速コネクタ用PMOD 拡張基板のPMOD に接続する Pmod VGA を使用するためのディスプレイ・コントローラを Vitis HLS 2020.1 を使用して作成した。今回は、Vitis HLS 2020.1 で作成したディスプレイ・コントローラ IP を Vivado 2020.1 で実装する。

Vivado 2020.1 で exbhl_display_cont プロジェクトを作成した。ボード・ファイルは Ultra96-V2 用を使用した。
Ultra96expb_PMOD_VGA_19_200730.png

前回、 Vivado の exbhl_display_cont プロジェクトに display_cont_201 ディレクトリを作成して、Vivado HLS で作成した display_cont_sub IP の ZIP ファイルを展開した。
Ultra96expb_PMOD_VGA_20_200730.png

Ultra96expb_PMOD_VGA_21_200730.png

display_cont_sub IP をIP Catalog に登録した。
Ultra96expb_PMOD_VGA_22_200730.png

exbhl_display_cont ブロックデザインを作成した。
zynq_ultra_ps_e_0 をAdd IP した。
Ultra96expb_PMOD_VGA_23_200730.png

zynq_ultra_ps_e_0 を設定する。
PS-PL Configuration で AXI HPM0 FPD , AXI HPM1 FPD のチェックを外した。
Ultra96expb_PMOD_VGA_24_200730.png

Clocking Wizard を Add IP した。 Clocking Wizard の clk_out1 を 40 MHz に設定した。
Ultra96expb_PMOD_VGA_25_200730.png

display_cont_sub IP を Add IP して、Slice を Add IP して 8 ビット信号の上 4 ビットを取り出して出力する。
Ultra96expb_PMOD_VGA_28_200730.png

ブロックデザインができあがった。
Ultra96expb_PMOD_VGA_27_200730.png

制約ファイル exbhl_display_cont.xdc を作成した。
Ultra96expb_PMOD_VGA_29_200730.png

exbhl_display_cont.xdc を示す。

set_property IOSTANDARD LVCMOS12 [get_ports {blue[3]}]
set_property IOSTANDARD LVCMOS12 [get_ports {blue[2]}]
set_property IOSTANDARD LVCMOS12 [get_ports {blue[1]}]
set_property IOSTANDARD LVCMOS12 [get_ports {blue[0]}]
set_property PACKAGE_PIN M4 [get_ports {blue[3]}]
set_property PACKAGE_PIN M5 [get_ports {blue[2]}]
set_property PACKAGE_PIN M1 [get_ports {blue[1]}]
set_property PACKAGE_PIN M2 [get_ports {blue[0]}]
set_property IOSTANDARD LVCMOS12 [get_ports {red[3]}]
set_property IOSTANDARD LVCMOS12 [get_ports {red[2]}]
set_property IOSTANDARD LVCMOS12 [get_ports {red[1]}]
set_property IOSTANDARD LVCMOS12 [get_ports {red[0]}]
set_property PACKAGE_PIN N4 [get_ports {red[3]}]
set_property PACKAGE_PIN N5 [get_ports {red[2]}]
set_property PACKAGE_PIN P1 [get_ports {red[1]}]
set_property PACKAGE_PIN N2 [get_ports {red[0]}]
set_property IOSTANDARD LVCMOS12 [get_ports {green[3]}]
set_property IOSTANDARD LVCMOS12 [get_ports {green[2]}]
set_property IOSTANDARD LVCMOS12 [get_ports {green[1]}]
set_property IOSTANDARD LVCMOS12 [get_ports {green[0]}]
set_property PACKAGE_PIN R3 [get_ports {green[3]}]
set_property PACKAGE_PIN P3 [get_ports {green[2]}]
set_property PACKAGE_PIN L1 [get_ports {green[1]}]
set_property PACKAGE_PIN L2 [get_ports {green[0]}]
set_property IOSTANDARD LVCMOS12 [get_ports {hsyncx[0]}]
set_property PACKAGE_PIN U2 [get_ports {hsyncx[0]}]
set_property IOSTANDARD LVCMOS12 [get_ports {vsyncx[0]}]
set_property PACKAGE_PIN U1 [get_ports {vsyncx[0]}]


論理合成、インプリメンテーション、ビットストリームの生成を行った。結果を示す。
Ultra96expb_PMOD_VGA_30_200730.png

ハードウェアをエクスポートする。
File メニューから Export -> Export Hardware... を選択する。
Export Hardware Platform ダイアログが表示された。
Platform Type は Fixed
Ultra96expb_PMOD_VGA_31_200730.png

Output は Pre-synthesis
Ultra96expb_PMOD_VGA_32_200730.png

Files もデフォルト
Ultra96expb_PMOD_VGA_33_200730.png

Finish ボタンをクリック
Ultra96expb_PMOD_VGA_34_200730.png

exbhl_display_cont_wrapper.xsa が生成された。
Vitis_work ディレクトリを新規作成した。
Ultra96expb_PMOD_VGA_35_200730.png
  1. 2020年08月01日 06:46 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4961-d6c4bf80
この記事にトラックバックする(FC2ブログユーザー)