FC2カウンター FPGAの部屋 Genesys ZU Vitis Accleration Platform を使用して、Vector Addition サンプルを実行する1(Vitis ビルド編)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Genesys ZU Vitis Accleration Platform を使用して、Vector Addition サンプルを実行する1(Vitis ビルド編)

Genesys ZU Vitis Accleration Platform”で配布されている Vitis 2019.2 の Vitis アクセラレーション・プラットフォームを使用して、Vector Addition サンプルをビルドしてみよう。

Genesys ZU Vitis Accleration Platform”から Vitis アクセラレーション・プラットフォームの genesys_zu.tar.gz をダウンロードした。

genesys_zu.tar.gz を展開すると genesys_zu プラットフォームがあった。 3.6 GB と大きい。
genesys_zu_10_200809.png

genesys_zu プラットフォームを Vitis 2019.2 のプラットフォーム・ディレクトリ(tools/Xilinx/Vitis/2019.2/platform)にコピーした。
genesys_zu_11_200809.png

Vitis 起動の前に Genasys ZU のボード・ファイルをダウンロードする。
ボード・ファイルのインストールの仕方は”Installing Vivado, Xilinx SDK, and Digilent Board Files”に書いてある。その中のDigilent 社のボード・ファイルリンクでダウンロードした。
すると、 vivado-board-master.zip がダウンロードされたので、展開する。 /vivado-board-master/new/board_files/ の下に genesys-zu-3eg があった。
genesys_zu_20_200810.png

genesys-zu-3eg を tools/Xilinx/Vivado/2019.2/data/boards/board_files ディレクトリにコピーした。
genesys_zu_21_200810.png

Vitis を起動し、workspace を選択するダイアログで、Vitis_work/2019.2/genesys_zu を指定した。
genesys_zu_12_200810.png

Vitis IDE が立ち上がった。
Create Application Project をクリックした。
genesys_zu_13_200810.png

New Application Project ダイアログの Create a New Application Project 画面で、Project name に vadd と入力した。
genesys_zu_14_200810.png

platform 画面では、genesys_zu を選択した。
genesys_zu_15_200810.png

Domain 画面では、デフォルトのままとした。
genesys_zu_16_200810.png

Template 画面では Vector Addition を選択した。
genesys_zu_17_200810.png

Genesys ZU 用の vadd プロジェクトが作成された。
genesys_zu_18_200810.png

Assistant ウインドウの Vadd_system -> vadd -> Hardware を右クリックし、右クリックメニューから Build を選択して、Hardware をビルドする。
genesys_zu_19_200810.png

ビルドはエラー終了してしまった。
genesys_zu_22_200810.png

エラーログを示す。

Creating Vivado project.
[17:55:54] Run vpl: Step create_project: Failed
[17:55:55] Run vpl: FINISHED. Run Status: create_project ERROR
ERROR: [VPL 60-773] In '/media/masaaki/Ubuntu_Disk/Vitis_work/2019.2/genesys_zu/vadd/Hardware/binary_container_1.build/link/vivado/vpl/runme.log', caught Tcl error: ERROR: [Board 49-71] The board_part definition was not found for digilentinc.com:genesys-zu-3eg:part0:1.0. The project's board_part property was not set, but the project's part property was set to xczu3eg-sfvc784-1-e. Valid board_part values can be retrieved with the 'get_board_parts' Tcl command. Check if board.repoPaths parameter is set and the board_part is installed from the tcl app store.
ERROR: [VPL 60-773] In '/media/masaaki/Ubuntu_Disk/Vitis_work/2019.2/genesys_zu/vadd/Hardware/binary_container_1.build/link/vivado/vpl/vivado.log', caught Tcl error: ERROR: [Board 49-71] The board_part definition was not found for digilentinc.com:genesys-zu-3eg:part0:1.0. The project's board_part property was not set, but the project's part property was set to xczu3eg-sfvc784-1-e. Valid board_part values can be retrieved with the 'get_board_parts' Tcl command. Check if board.repoPaths parameter is set and the board_part is installed from the tcl app store.
ERROR: [VPL 60-704] Integration error, Failed to rebuild a project required for hardware synthesis. The project is 'prj'. The rebuild script is '.local/hw_platform/prj/rebuild.tcl'. The rebuild script was delivered as part of the hardware platform. Consult with the hardware platform provider to investigate the rebuild script contents. An error stack with function names and arguments may be available in the 'vivado.log'.
ERROR: [VPL 60-1328] Vpl run 'vpl' failed
ERROR: [VPL 60-806] Failed to finish platform linker
INFO: [v++ 60-1442] [17:55:55] Run run_link: Step vpl: Failed
Time (s): cpu = 00:00:04 ; elapsed = 00:00:15 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 9652 ; free virtual = 40371
ERROR: [v++ 60-661] v++ link run 'run_link' failed
ERROR: [v++ 60-626] Kernel link failed to complete
ERROR: [v++ 60-703] Failed to finish linking
makefile:86: recipe for target 'binary_container_1.xclbin' failed
make: *** [binary_container_1.xclbin] Error 1

17:55:55 Build Finished (took 1m:629ms)


digilentinc.com:genesys-zu-3eg:part0:1.0 というボード・ファイルが無いと言っているようだ。

tools/Xilinx/Vivado/2019.2/data/boards/board_files ディレクトリの genesys-zu-3eg を見てみよう。
genesys-zu-3eg ディレクトリの下には、 board.xml があるので、それを開いた。
name="gzu_3eg" になっている。
genesys_zu_23_200810.png

これを name="genesys-zu-3eg" に変更した。
genesys_zu_25_200810.png

これで、Clean して、もう一度ビルドしたところ、ビルドに成功した。
genesys_zu_26_200810.png

Vivado プロジェクトのブロック・デザインを示す。
genesys_zu_27_200812.png

MIPI のインターフェースが付いている。

Vivado HLS の合成結果を示す。
genesys_zu_28_200812.png
  1. 2020年08月12日 04:10 |
  2. Genesys_ZU
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/4972-0e4ae30f
この記事にトラックバックする(FC2ブログユーザー)