Genasys ZU で Adam Taylor さんの”High Performance Imaging”をやってみる2（Vivado 2019.2 編その1）

”Genasys ZU で Adam Taylor さんの”High Performance Imaging”をやってみる”の続き。

”Genasys ZU で Adam Taylor さんの”High Performance Imaging”では、Vivado 2019.1 と SDK 2019.1 を使用したが、 Vivado 2019.2 と Vitis 2019.2 を使用して実装してみよう。

まずは、 2019.1 の Genesys_ZU_MIPI_PCAM プロジェクトをコピーした。


Vivado 2019.2 を立ち上げて、コピーした Genesys_ZU_MIPI_PCAM プロジェクトを読み込むと Older Project Version ダイアログ表示された。
Automatically upgrade to the current version のラジオボタンがクリックされた状態で、OKボタンをクリックする。


Project Upgrade ダイアログが表示された。
Report IP Status をクリックする。


下のウインドウに IPStatus が表示された。
Upgrade Selected ボタンをクリックする。


Upgrade IP ダイアログが表示された。OKボタンをクリックする。


Upgrade IP が開始された。


IP Upgrade が成功した。クリティカル・ワーニングがでている。


Generate Output Products ダイアログが表示された。
そのまま、Generate ボタンをクリックする。


IP の関連ファイルの生成が始まるが、その途中でクリティカル・ワーニングが出た。


IP の関連ファイルの生成が終了した。
ブロックデザインを表示して、Vivado 2019.2 でエラーが出ている部分を修正する。エラーが出ている部分は、emio_gpio_o[94:0] が全て、dout_0[94:0] に出力されているが、使用するために XDC ファイルで出力ピンが設定されているのは、 dout_0[0] の 1 本のみというところだ。つまり、後の 94 本は使用していないので、それを削除する必要がある。
削除するために Slice IP を Add IP して 1 本だけ出力する。
emio_gpio_o[94:0] を Slice に入れて、 0 番目だけを Dout_0[0:0] に出力した。


XDC ファイルも dout_0 から Dout_0 に変更した。


これで、論理合成、インプリメンテーション、ビットストリームの生成を行ったところ成功した。


相変わらず、タイミングはクロック間のタイミング違反が出ている。

File メニューから Export -> Export Hardware... をクリックする。
Export Hardware ダイアログが表示された。
Include bitstream にチェックを入れて、OKボタンをクリックする。


design_1_wrapper.xsa ファイルが出力された。