FC2カウンター FPGAの部屋 Nexys Video でMicroBlaze のチュートリアルをやってみる7(Vitis その3 + デバック)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Nexys Video でMicroBlaze のチュートリアルをやってみる7(Vitis その3 + デバック)

Nexys Video でMicroBlaze のチュートリアルをやってみる6(Vitis その2 + デバック)”の続き。

Nexys Video を使用して”Vivado Design Suite チュートリアル エンベデッド プロセッサ ハードウェア デザイン UG940 (v2019.2) 2019 年 11 月 26 日”の”第 4 章 演習 3: エンベデッド MicroBlaze プロセ ッサのプログラム”をやってみようと思うということで、前回は、ラン・コンフィグレーションを作り、デバックモードで起動して、GPIO の Write アクセスを Vivado Analyzer で観察した。今回は、”Vivado Design Suite チュートリアル エンベデッド プロセッサ ハードウェア デザイン UG940 (v2019.2) 2019 年 11 月 26 日”の”手順 13: ロジックからプロセッサへのクロストリガーの設定”をやってみよう。

Vitis で 50 行目のブレーク・ポイントを削除した。
microblaze_tut_80_201011.png

Vivado Analyzer で Trigger mode を BASIC_OR_TRIG_IN に、TRIG_OUT mode を TRIGGER_OR_TRIG_IN に変更した。
AWVALID は Rise でトリガをかけてある。
microblaze_tut_81_201011.png

Vivado Analyzer の Status ウインドウで Run trigger for this ILA core ボタンをクリックする。
トリガを待っている。
microblaze_tut_82_201011.png

Vitis で Resume ボタンをクリックして、ソフトウェアを走らせる。
microblaze_tut_83_201011.png

Vitis は停止したが、 exit で停止しているようだ。クロストリガーでは停止していないようだ?
microblaze_tut_84_201011.png

Vivado Analyzer はトリガーがかかっている。
microblaze_tut_85_201011.png

波形を拡大した。
microblaze_tut_86_201011.png

ロジックからプロセッサへのクロストリガーはうまく行かなかった。
  1. 2020年10月11日 05:10 |
  2. MicroBlaze
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5024-ff3b1dd1
この記事にトラックバックする(FC2ブログユーザー)