FC2カウンター FPGAの部屋 ZynqBerryZero のリファレンス・デザインをやってみる2(Windows 10 編)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZynqBerryZero のリファレンス・デザインをやってみる2(Windows 10 編)

なひたふさんから ZynqBerryZero のリファレンス・デザインの TE0727-zbzerodemo1-vivado_2019.2-build_15_20201109074058.zip をいただいた。前回は、Ubuntu 18.04 LTS でやってみたが、エラーが発生して、先に進むことをあきらめた。今回は、Windows 10 で同様にリファレンス・デザインをやってみよう。

Ubuntu と同様に TE0727-zbzerodemo1-vivado_2019.2-build_15_20201109074058.zip を解凍して、zbzerodemo1 フォルダができた。
PowerShell 上で、 create_win_setup.cmd を起動した。
.\create_win_setup.cmd
ZynqBerryZero_16_201205.png
ZynqBerryZero_17_201205.png

ログを示す。

PS C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1> .\_create_win_setup.cmd

C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1>setlocal
------------------------Set design paths----------------------------
-- Run Design with: _create_win_setup
-- Use Design Path: C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1\
--------------------------------------------------------------------
-------------------------TE Reference Design---------------------------
--------------------------------------------------------------------
-- (c)  Go to CMD-File Generation (Manual setup)
-- (d)  Go to Documentation (Web Documentation)
-- (x)  Exit Batch (nothing is done!)
-- (0)  Module selection guide, project creation...prebuilt export...
-- (1)  Create minimum setup of CMD-Files and exit Batch
-- (2)  Create maximum setup of CMD-Files and exit Batch
-- (3)  (internal only) Dev
-- (4)  (internal only) Prod
----
Select (ex.:'0' for module selection guide):0
        1 個のファイルをコピーしました。
        1 個のファイルをコピーしました。
-----------------------------------------
--------------------------------------------------------------------
------------------Set Xilinx environment variables------------------
--Info: Configure Xilinx Vivado Settings --
--Excecute: C:/Xilinx\Vivado\2019.2\settings64.bat --
--Info: Configure Xilinx VITIS Settings --
--Excecute: C:/Xilinx\Vitis\2019.2\settings64.bat --
-----------------------------------------
--------------------------------------------------------------------
------------------Set Xilinx environment variables------------------
--Info: Configure Xilinx Vivado Settings --
--Excecute: C:/Xilinx\Vivado\2019.2\settings64.bat --
--Info: Configure Xilinx VITIS Settings --
--Excecute: C:/Xilinx\Vitis\2019.2\settings64.bat --
-----------------------------------------
-----------------------------------------
Use Xilinx installation from 'C:/Xilinx\Vivado\2019.2\'
        1 個のファイルをコピーしました。
        1 個のファイルをコピーしました。
----------------------check old project exists--------------------------
Start create project..."
----------------------Change to log folder--------------------------
C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1\v_log
--------------------------------------------------------------------
-------------------------Start VIVADO scripts -----------------------
-------------------------scripts finished----------------------------
--------------------------------------------------------------------
--------------------Change to design folder-------------------------
------------------------Design finished-----------------------------
---------------------------Minimal Setup----------------------------
--- 0. (optional) use "_use_viartual_drive.cm" , see Xilinx "AR# 52787"
---    Note:Use to reduce path length
--- 1. Open "design_basic_settings.cmd" with text editor
---    Note: "Module selection guide" modifies this file automatically
--- 1.1  Set Xilinx Installation path, default:  @set XILDIR=C:/Xilinx
--- 1.2  Set the Board Part you bought, example: @set PARTNUMBER=2
---       For available names see: ./board_files/TExxxx_board_files.csv
--- 1.3 Save "design_basic_settings.cmd"
--- Create and open Vivado Project with batch files:
--- 2. To create vivado project, execute: ./vivado_create_project_guimode.cmd
--- Open existing Vivado Project with batch files:
--- 3. To open existing vivado project, execute: ./vivado_open_existing_project_guimode.cmd
--- Use Trenz Electronic Wiki for more information:
---   https://wiki.trenz-electronic.de/display/PD/Project+Delivery+-+Xilinx+devices
---   https://wiki.trenz-electronic.de/pages/viewpage.action?pageId=14746264
--------------------------------------------------------------------
------------------------------Finished------------------------------
--------------------------------------------------------------------


その後、コマンドプロンプトが開いた。
選択画面が表示されたので、 q で exit した。
ZynqBerryZero_18_201205.png

ログを示す。

****** Vivado v2019.2 (64-bit)
  **** SW Build 2708876 on Wed Nov  6 21:40:23 MST 2019
  **** IP Build 2700528 on Thu Nov  7 00:09:20 MST 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

source ../scripts/script_main.tcl -notrace
-----------------------------------------------------------------------
INFO:(TE) Load Settings Script finished
INFO:(TE) Load environment script finished
INFO:(TE) Load Vivado script finished
INFO:(TE) Load Utilities script finished
INFO:(TE) Load Vivado script finished
INFO:(TE) Load Designs script finished
INFO:(TE) Load User Command scripts finished
INFO:(TE) Load SDSoC script finished
-----------------------------------------------------------------------
-----------------------------------------------------------------------
INFO: [TE_INIT-3] Initial project names and paths:
  TE::VPROJ_NAME:           zbzerodemo1
  TE::VPROJ_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado
  TE::VLABPROJ_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado_lab
  TE::BOARDDEF_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/board_files
  TE::FIRMWARE_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/firmware
  TE::IP_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/ip_lib
  TE::BD_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/block_design
  TE::XDC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/constraints
  TE::HDL_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/hdl
  TE::SET_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/settings
  TE::WORKSPACE_HSI_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/hsi
  TE::WORKSPACE_SDK_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/sdk
  TE::LIB_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib
  TE::SCRIPT_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/scripts
  TE::DOC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/doc
  TE::PREBUILT_BI_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/boot_images
  TE::PREBUILT_HW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/hardware
  TE::PREBUILT_SW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/software
  TE::PREBUILT_OS_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/os
  TE::PREBUILT_EXPORT_PATH: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../export
  TE::LOG_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/v_log
  TE::BACKUP_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/backup
  TE::ZIP_PATH:             C:/Program Files/7-Zip/7z.exe
  TE::XRT_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/xrt
  TE::XRT_USED:             false
  TE::SDSOC_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../SDSoC_PFM
  TE::ADD_SD_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/misc/sd
  TE::TMP_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/tmp
  TE::XILINXGIT_DEVICETREE: B:/xilinx_git/device-tree-xlnx
  TE::XILINXGIT_UBOOT:
  TE::XILINXGIT_LINUX:
  ------
-----------------------------------------------------------------------
INFO:(TE) Parameter Index: 0
INFO:(TE) Parameter Option: --run_board_selection
-----------------------------------------------------------------------
INFO: [TE_INIT-89] Run TE::INIT::run_board_selection
INFO: [TE_INIT-182] Source C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/settings/design_settings.tcl.
INFO: [TE_INIT-0] Script Info:
  Xilinx Directory:                           C:/Xilinx
  Vivado Version:                             Vivado v2019.2 (64-bit)
  TE Script Version:                          2019.2.15
  Board Part (Definition Files) CSV Version:  1.4
  Software IP CSV Version:                    2.3
  Board Design Modify CSV Version:            1.1
  ZIP ignore CSV Version:                     1.0
  ---
  Start project with:                         _create_win_setup
  ------
INFO: [TE_INIT-1] Script Environment:
  Vivado Setting:       1
  LabTools Setting:     0
  VITIS Setting:        1
  SDSOC Setting:        0
  ------
INFO: [TE_INIT-3] Initial project names and paths:
  TE::VPROJ_NAME:           zbzerodemo1
  TE::VPROJ_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado
  TE::VLABPROJ_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado_lab
  TE::BOARDDEF_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/board_files
  TE::FIRMWARE_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/firmware
  TE::IP_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/ip_lib
  TE::BD_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/block_design
  TE::XDC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/constraints
  TE::HDL_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/hdl
  TE::SET_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/settings
  TE::WORKSPACE_HSI_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/hsi
  TE::WORKSPACE_SDK_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/sdk
  TE::LIB_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib
  TE::SCRIPT_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/scripts
  TE::DOC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/doc
  TE::PREBUILT_BI_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/boot_images
  TE::PREBUILT_HW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/hardware
  TE::PREBUILT_SW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/software
  TE::PREBUILT_OS_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/os
  TE::PREBUILT_EXPORT_PATH: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../export
  TE::LOG_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/v_log
  TE::BACKUP_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/backup
  TE::ZIP_PATH:             C:/Program Files/7-Zip/7z.exe
  TE::XRT_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/xrt
  TE::XRT_USED:             false
  TE::SDSOC_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../SDSoC_PFM
  TE::ADD_SD_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/misc/sd
  TE::TMP_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/tmp
  TE::XILINXGIT_DEVICETREE: B:/xilinx_git/device-tree-xlnx
  TE::XILINXGIT_UBOOT:
  TE::XILINXGIT_LINUX:
  ------
INFO: [TE_INIT-16] Read board part definition list (File C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/board_files/TE0727_board_files.csv).
INFO: [TE_INIT-18] Read Software list (File: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib/apps_list.csv).
INFO: [TE_INIT-189] Software Definition CSV version passed
INFO: [TE_INIT-191] Software Definition CSV Version analyze platform table header
INFO: [TE_INIT-193] Software Definition CSV Version analyze bsp table header
INFO: [TE_INIT-197] Software Definition CSV Version analyze app table header
INFO: [TE_INIT-22] Read ZIP ignore list (File: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib/apps_list.csv).
INFO: [TE_UTIL-2] Following block designs were found:
   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/block_design/zsys_bd.tcl
  ------
Last Input:<L>
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
|ID |Product ID          |SoC/FPGA Typ                  |SHORT DIR           |PCB REV                                 |DDR Size  |Flash Size|EMMC Size |Others                        |Notes                         |
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
|1  |TE0727-01-010-1C    |xc7z010clg225-1               |10_512MB            |REV01                                   |512MB     |16MB      |NA        |NA                            |FSBL changes are need for I2C |
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
|2  |TE0727-02-41C34     |xc7z010clg225-1               |10_512MB            |REV02                                   |512MB     |16MB      |NA        |NA                            |                              |
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------
For better table view please resize windows to full screen!
------------------------------------------------------------------------
------------------
Select Module will be done in 2 steps:
-----
Step 1: (select column filter):
-Change module list size (for small monitors only), press: 'full' or 'small'
-Display current module list, press: 'L' or 'l'
-Restore whole module list, press: 'R' or 'r'
-Reduce List by ID, press: 'ID' or 'id' or insert ID columns value directly(filter step is bypassed and id number is used)
-Reduce List by Article Number, press: 'AN' or 'an'
-Reduce List by SoC/FPGA, press: 'FPGA' or 'fpga'
-Reduce List by PCB REV, press: 'PCB' or 'pcb'
-Reduce List by DDR, press: 'DDR' or 'ddr'
-Reduce List by Flash, press: 'FLASH' or 'flash'
-Reduce List by EMMC, press: 'EMMC' or 'emmc'
-Reduce List by Others, press: 'OTHERS' or 'others'
-Reduce List by Notes, press: 'NOTES' or 'notes'
-Exit without selection, press: 'Q' or 'q'
-----------------------
Please Enter Option:
q
Exit
-----------------------------------------------------------------------
INFO: [Common 17-206] Exiting Vivado at Sat Dec  5 13:59:52 2020...



vivado_create_project_guimode.cmd を起動した。
.\vivado_create_project_guimode.cmd
ZynqBerryZero_19_201205.png
ZynqBerryZero_20_201205.png

ログを示す。

PS C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1> .\_create_win_setup.cmd

C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1>setlocal
------------------------Set design paths----------------------------
-- Run Design with: _create_win_setup
-- Use Design Path: C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1\
--------------------------------------------------------------------
-------------------------TE Reference Design---------------------------
--------------------------------------------------------------------
-- (c)  Go to CMD-File Generation (Manual setup)
-- (d)  Go to Documentation (Web Documentation)
-- (x)  Exit Batch (nothing is done!)
-- (0)  Module selection guide, project creation...prebuilt export...
-- (1)  Create minimum setup of CMD-Files and exit Batch
-- (2)  Create maximum setup of CMD-Files and exit Batch
-- (3)  (internal only) Dev
-- (4)  (internal only) Prod
----
Select (ex.:'0' for module selection guide):0
-----------------------------------------
--------------------------------------------------------------------
------------------Set Xilinx environment variables------------------
--Info: Configure Xilinx Vivado Settings --
--Excecute: C:/Xilinx\Vivado\2019.2\settings64.bat --
--Info: Configure Xilinx VITIS Settings --
--Excecute: C:/Xilinx\Vitis\2019.2\settings64.bat --
-----------------------------------------
--------------------------------------------------------------------
------------------Set Xilinx environment variables------------------
--Info: Configure Xilinx Vivado Settings --
--Excecute: C:/Xilinx\Vivado\2019.2\settings64.bat --
--Info: Configure Xilinx VITIS Settings --
--Excecute: C:/Xilinx\Vitis\2019.2\settings64.bat --
-----------------------------------------
-----------------------------------------
Use Xilinx installation from 'C:/Xilinx\Vivado\2019.2\'
        1 個のファイルをコピーしました。
        1 個のファイルをコピーしました。
----------------------check old project exists--------------------------
Start create project..."
----------------------Change to log folder--------------------------
C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1\v_log
--------------------------------------------------------------------
-------------------------Start VIVADO scripts -----------------------
-------------------------scripts finished----------------------------
--------------------------------------------------------------------
--------------------Change to design folder-------------------------
------------------------Design finished-----------------------------
---------------------------Minimal Setup----------------------------
--- 0. (optional) use "_use_viartual_drive.cm" , see Xilinx "AR# 52787"
---    Note:Use to reduce path length
--- 1. Open "design_basic_settings.cmd" with text editor
---    Note: "Module selection guide" modifies this file automatically
--- 1.1  Set Xilinx Installation path, default:  @set XILDIR=C:/Xilinx
--- 1.2  Set the Board Part you bought, example: @set PARTNUMBER=2
---       For available names see: ./board_files/TExxxx_board_files.csv
--- 1.3 Save "design_basic_settings.cmd"
--- Create and open Vivado Project with batch files:
--- 2. To create vivado project, execute: ./vivado_create_project_guimode.cmd
--- Open existing Vivado Project with batch files:
--- 3. To open existing vivado project, execute: ./vivado_open_existing_project_guimode.cmd
--- Use Trenz Electronic Wiki for more information:
---   https://wiki.trenz-electronic.de/display/PD/Project+Delivery+-+Xilinx+devices
---   https://wiki.trenz-electronic.de/pages/viewpage.action?pageId=14746264
--------------------------------------------------------------------
------------------------------Finished------------------------------
--------------------------------------------------------------------
PS C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1> ls


    ディレクトリ: C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1


Mode                 LastWriteTime         Length Name
----                 -------------         ------ ----
d-----        2020/12/05     13:49                block_design
d-----        2020/12/05     13:49                board_files
d-----        2020/12/05     13:49                console
d-----        2020/12/05     13:49                constraints
d-----        2020/12/05     13:49                doc
d-----        2020/12/05     13:49                ip_lib
d-----        2020/12/05     13:49                misc
d-----        2020/12/05     13:49                os
d-----        2020/12/05     13:49                prebuilt
d-----        2020/12/05     13:49                scripts
d-----        2020/12/05     13:49                settings
d-----        2020/12/05     13:49                sw_lib
d-----        2020/12/05     13:59                v_log
-a----        2020/04/20     13:41           7590 design_basic_settings.cmd
-a----        2020/04/20     13:41           4248 vivado_create_project_guimode.cmd
-a----        2020/04/20     13:41           4073 vivado_open_existing_project_guimode.cmd
-a----        2020/04/20     13:41          20075 _create_linux_setup.sh
-a----        2020/05/05     15:22          26384 _create_win_setup.cmd
-a----        2019/11/22     13:31           4157 _readme.txt
-a----        2020/04/20     13:41           2754 _use_virtual_drive.cmd


PS C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1> .\vivado_create_project_guimode.cmd

C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1>setlocal
------------------------Set design paths----------------------------
-- Run Design with: vivado_create_project_guimode
-- Use Design Path: C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1\
---------------------Load basic design settings---------------------
-----------------------------------------
--------------------------------------------------------------------
------------------Set Xilinx environment variables------------------
--Info: Configure Xilinx Vivado Settings --
--Excecute: C:/Xilinx\Vivado\2019.2\settings64.bat --
--Info: Configure Xilinx VITIS Settings --
--Excecute: C:/Xilinx\Vitis\2019.2\settings64.bat --
--------------------------------------------------------------------
----------------------check old project exists--------------------------
Start create project..."
----------------------Change to log folder--------------------------
C:\Users\marse\Documents\HDL\ZynqBerryZero\zbzerodemo1\v_log
--------------------------------------------------------------------
-------------------------Start VIVADO scripts -----------------------

****** Vivado v2019.2 (64-bit)
  **** SW Build 2708876 on Wed Nov  6 21:40:23 MST 2019
  **** IP Build 2700528 on Thu Nov  7 00:09:20 MST 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

source ../scripts/script_main.tcl -notrace
-----------------------------------------------------------------------
INFO:(TE) Load Settings Script finished
INFO:(TE) Load environment script finished
INFO:(TE) Load Vivado script finished
INFO:(TE) Load Utilities script finished
INFO:(TE) Load Vivado script finished
INFO:(TE) Load Designs script finished
INFO:(TE) Load User Command scripts finished
INFO:(TE) Load SDSoC script finished
-----------------------------------------------------------------------
-----------------------------------------------------------------------
INFO: [TE_INIT-3] Initial project names and paths:
  TE::VPROJ_NAME:           zbzerodemo1
  TE::VPROJ_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado
  TE::VLABPROJ_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado_lab
  TE::BOARDDEF_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/board_files
  TE::FIRMWARE_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/firmware
  TE::IP_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/ip_lib
  TE::BD_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/block_design
  TE::XDC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/constraints
  TE::HDL_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/hdl
  TE::SET_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/settings
  TE::WORKSPACE_HSI_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/hsi
  TE::WORKSPACE_SDK_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/sdk
  TE::LIB_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib
  TE::SCRIPT_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/scripts
  TE::DOC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/doc
  TE::PREBUILT_BI_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/boot_images
  TE::PREBUILT_HW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/hardware
  TE::PREBUILT_SW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/software
  TE::PREBUILT_OS_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/os
  TE::PREBUILT_EXPORT_PATH: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../export
  TE::LOG_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/v_log
  TE::BACKUP_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/backup
  TE::ZIP_PATH:             C:/Program Files/7-Zip/7z.exe
  TE::XRT_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/xrt
  TE::XRT_USED:             false
  TE::SDSOC_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../SDSoC_PFM
  TE::ADD_SD_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/misc/sd
  TE::TMP_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/tmp
  TE::XILINXGIT_DEVICETREE: B:/xilinx_git/device-tree-xlnx
  TE::XILINXGIT_UBOOT:
  TE::XILINXGIT_LINUX:
  ------
-----------------------------------------------------------------------
INFO:(TE) Parameter Index: 0
INFO:(TE) Parameter Option: --run
INFO:(TE) Parameter Option Value: 1
INFO:(TE) Parameter Index: 2
INFO:(TE) Parameter Option: --gui
INFO:(TE) Parameter Option Value: 1
INFO:(TE) Parameter Index: 4
INFO:(TE) Parameter Option: --clean
INFO:(TE) Parameter Option Value: 2
INFO:(TE) Parameter Index: 6
INFO:(TE) Parameter Option: --boardpart
INFO:(TE) Parameter Option Value: LAST_ID
-----------------------------------------------------------------------
INFO: [TE_INIT-129] Run TE::INIT::run_project LAST_ID 1 1 2
INFO: [TE_INIT-182] Source C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/settings/design_settings.tcl.
INFO: [TE_INIT-0] Script Info:
  Xilinx Directory:                           C:/Xilinx
  Vivado Version:                             Vivado v2019.2 (64-bit)
  TE Script Version:                          2019.2.15
  Board Part (Definition Files) CSV Version:  1.4
  Software IP CSV Version:                    2.3
  Board Design Modify CSV Version:            1.1
  ZIP ignore CSV Version:                     1.0
  ---
  Start project with:                         vivado_create_project_guimode
  ------
INFO: [TE_INIT-1] Script Environment:
  Vivado Setting:       1
  LabTools Setting:     0
  VITIS Setting:        1
  SDSOC Setting:        0
  ------
INFO: [TE_INIT-3] Initial project names and paths:
  TE::VPROJ_NAME:           zbzerodemo1
  TE::VPROJ_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado
  TE::VLABPROJ_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado_lab
  TE::BOARDDEF_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/board_files
  TE::FIRMWARE_PATH:        C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/firmware
  TE::IP_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/ip_lib
  TE::BD_PATH:              C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/block_design
  TE::XDC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/constraints
  TE::HDL_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/hdl
  TE::SET_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/settings
  TE::WORKSPACE_HSI_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/hsi
  TE::WORKSPACE_SDK_PATH:   C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/workspace/sdk
  TE::LIB_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib
  TE::SCRIPT_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/scripts
  TE::DOC_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/doc
  TE::PREBUILT_BI_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/boot_images
  TE::PREBUILT_HW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/hardware
  TE::PREBUILT_SW_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/software
  TE::PREBUILT_OS_PATH:     C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/prebuilt/os
  TE::PREBUILT_EXPORT_PATH: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../export
  TE::LOG_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/v_log
  TE::BACKUP_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/backup
  TE::ZIP_PATH:             C:/Program Files/7-Zip/7z.exe
  TE::XRT_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/xrt
  TE::XRT_USED:             false
  TE::SDSOC_PATH:           C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/../SDSoC_PFM
  TE::ADD_SD_PATH:          C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/misc/sd
  TE::TMP_PATH:             C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/tmp
  TE::XILINXGIT_DEVICETREE: B:/xilinx_git/device-tree-xlnx
  TE::XILINXGIT_UBOOT:
  TE::XILINXGIT_LINUX:
  ------
INFO: [TE_INIT-16] Read board part definition list (File C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/board_files/TE0727_board_files.csv).
INFO: [TE_INIT-18] Read Software list (File: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib/apps_list.csv).
INFO: [TE_INIT-189] Software Definition CSV version passed
INFO: [TE_INIT-191] Software Definition CSV Version analyze platform table header
INFO: [TE_INIT-193] Software Definition CSV Version analyze bsp table header
INFO: [TE_INIT-197] Software Definition CSV Version analyze app table header
INFO: [TE_INIT-22] Read ZIP ignore list (File: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/sw_lib/apps_list.csv).
Found ID: 2
Board part csv name check:  2 is unique on position 0.
INFO: [TE_INIT-4] Board Part definition:
  TE::ID:             2
  TE::PRODID:         TE0727-02-41C34
  TE::PARTNAME:       xc7z010clg225-1
  TE::BOARDPART:      trenz.biz:te0727_10_1c:part0:1.0
  TE::SHORTDIR:       10_512MB
  TE::ZYNQFLASHTYP:   qspi-x4-single
  TE::FPGAFLASHTYP:   s25fl128s-3.3v-qspi-x4-single
  TE::PCB_REV:        REV02
  TE::DDR_SIZE:       512MB
  TE::FLASH_SIZE:     16MB
  TE::EMMC_SIZE:      NA
  TE::OTHERS:         NA
  TE::NOTES:
  ------
Generate new project (Path: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/vivado).
INFO: [TE_INIT-69] Set Board Definition path: C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/board_files
create_project: Time (s): cpu = 00:00:02 ; elapsed = 00:00:05 . Memory (MB): peak = 439.430 ; gain = 137.789
INFO: [TE_INIT-70] Set IP path : C:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/ip_lib
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1700] Loaded user IP repository 'c:/Users/marse/Documents/HDL/ZynqBerryZero/zbzerodemo1/ip_lib'.
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2019.2/data/ip'.
Start GUI...all other messages will be print inside the GUI TCL console of Vivado


Vivado GUI が立ち上がった。バージョンは 2019.2 だ。
ブロックデザインを生成して、プロジェクトができあがった。
ZynqBerryZero_21_201205.png

ブロックデザインを示す。
ZynqBerryZero_22_201205.png

MIPI カメラ画像を HDMI で表示する回路のようだ。でも、説明が何もないので、どのカメラを接続するのだろうか? MIPI のレーンは 2 レーンのようだ。

Address Editor を示す。
ZynqBerryZero_23_201205.png

zbzerodemo1 フォルダに vivado フォルダが生成されていた。
ZynqBerryZero_24_201205.png

project summary を示す。
ZynqBerryZero_25_201205.png
ZynqBerryZero_26_201205.png

タイミングエラーがでている。
  1. 2020年12月06日 05:16 |
  2. ZynqBerryZero
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5081-76aae963
この記事にトラックバックする(FC2ブログユーザー)