FC2カウンター FPGAの部屋 ZynqBerryZero で HDMI にラプラシアン・フィルタ画像を出力する7(再度、実機確認)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZynqBerryZero で HDMI にラプラシアン・フィルタ画像を出力する7(再度、実機確認)

ZynqBerryZero で HDMI にラプラシアン・フィルタ画像を出力する6(Vitis HLS で青と緑を反転)”の続き。

ZynqBerryZero 用のラプラシアン・フィルタを Vitis HLS 2020.2 で実装してみようということで、前回は、青と緑のデータを反転するために、AXI4-Stream インターフェースで青と緑を反転する IP を Vitis HLS 2020.2 で作成した。今回は、その青と緑のデータを反転するIP を Vivado のブロックデザインに入れて論理合成、インプリメンテーション、ビットストリームの生成を行って、実機確認する。

reverse_rgb IP をブロックデザインの AXI4-Stream インターフェース部分に入れた。
ZynqBerryZero_172_201217.png

これで、論理合成、インプリメンテーション、ビットストリームの生成を行った。結果を示す。
ZynqBerryZero_173_201217.png

ハードウェアをエクスポートし、 lap_filter_axis_bd_wrapper.xsa を更新した。

Vitis で、 Explorer ウインドウの lap_filter_axis_bd_wrapper プラットフォームを右クリックし、右クリックメニューから Update Hardwear Specification を選択した。

Explorer ウインドウの lap_filter_axis_test_system を右クリックし右クリックメニューから Clean Project を選択した。

Explorer ウインドウの lap_filter_axis_test_system を右クリックし右クリックメニューから Build Project を選択して、ビルドした。
ZynqBerryZero_174_201217.png

Assistant ウインドウの lap_filter_axis_test_system -> lap_filter_axis_test -> Debug を右クリックし、右クリックメニューから Run -> Debugger_lap_filter_axis_test-Default (Single Application Debug) を選択した。

ZynqBerryZero がコンフィギュレーションされて、アプリケーション・ソフトウェアが実行された。

画像が表示された。
ZynqBerryZero_176_201217.jpg

やった〜。。。

起動しておいた gtkterm で 1 を押すと、ラプラシアン・フィルタ処理された画像が表示された。
ZynqBerryZero_177_201217.jpg

しかし左端が水色になっている。これはなぜ?
よく見ると元画像にも水色の線がある。
これの原因はまだ分からないが、とりあえず、元画像とラプラシアン・フィルタ処理後の画像を表示することができた。

最後に gtkterm の画面を示す。
ZynqBerryZero_175_201217.png
  1. 2020年12月18日 03:50 |
  2. ZynqBerryZero
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5092-61d76516
この記事にトラックバックする(FC2ブログユーザー)