FC2カウンター FPGAの部屋 Vitis Vision Library の AXI4 Master インターフェース版 medianblur をZYBO Z7-20 で使ってみる1(準備編)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis Vision Library の AXI4 Master インターフェース版 medianblur をZYBO Z7-20 で使ってみる1(準備編)

Vitis Vision Library の AXI4 Master インターフェース版 medianblur をZYBO Z7-20 で実際に使ってみたい。

それで、Vitis Vision Library の AXI4 Master インターフェース版 medianblur を使用する際に確かめておかなくてはならないことがある。
それは、カメラのピクセル・データを渡す際のバイトの配置のことだ。ピクセルの RGB ごとの位置がわからないとカメラからのデータを配置することができない。

ピクセルの RGB ごとの位置を検証するために特殊な画像を作成した。
それは、PNG画像の最初のピクセルの RGB の値を 1, 2, 3 に設定し、
axim_medianblur_1_210104.png

次のピクセルの RGB の値を 4, 5, 6 に設定した。というように、順番に RGB の値を増やした画像だ。
axim_medianblur_2_210104.png

その画像を、 Vitis HLS 2020.2 の medianblur プロジェクトで C/RTL 協調シミュレーションを行って、 img_in の RDATA で読まれるピクセルの順番を検証する。
axim_medianblur_3_210104.png

img_in の RDATA で読まれるピクセルの順番をまとめた表を示す。
axim_medianblur_4_210104.png

表によると、32 ビット幅の AXI4 Master には 4 バイトのデータが入るので、 1 ピクセルの RGB 値の 3 個とぴったり合うのは最小公倍数の 3 個ということになるようだ。
メモリに、このように入れれば良いとは思うのだが、変換する IP を作る必要があるかな?
  1. 2021年01月04日 05:03 |
  2. Vitis_Vision
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5110-1e468d30
この記事にトラックバックする(FC2ブログユーザー)