”IMX219 MIPI sensor to Ultra96-V2 FPGA DisplayPort”をやってみる6

””IMX219 MIPI sensor to Ultra96-V2 FPGA DisplayPort”をやってみる5”の続き。

Raspberry Pi のソニー製Ver. 2 カメラを Ultra96V2 に接続して、 DisplayPort で表示するプロジェクトをやってみることにしたということで、前回は、Vivado プロジェクトにデバック用の ILA IP が実装されているので、Vivado Analyzer で実機の波形を確認したが波形が出ていて動作していそうだった。今回は、Mini DisplayPort のポートがあるディスプレイを購入したので、カメラ画像が映るかどうか？確かめてみる。

購入したディスプレイはいっとうさんと同じ13.3インチのモバイル・ディスプレイだ。
このディスプレイにはネイティブに Mini DisplayPort の入力端子がある。

Vitis から Ultra96V2 をコンフィギュレーションして、アプリケーション・ソフトウェアを起動した。
ターミナルの表示を示す。


今度は

、Lane count = 2
Link rate = 540Gbps

になっている。

表示はカメラ画像は映っているようなのだが、チラチラして、画像位置もおかしいようだ。


う〜ん。何処が悪いのだろうか？
148.5 MHz の HD 解像度のビデオストリーム出力を 100 MHz で出力しているということで、AXI4-Stream to Video Out IP が underflow しているんじゃないだろうか？ということで、Vivado Analyzer で AXI4-Stream to Video Out IP の underflow の Rise をトリガにしてみたが、トリガかからなかった。つまり underflow していない。。。


あれ？もしかして、Zynq UltraScale MPSoC の DisplayPort って dp_video_out の hsync と vsync 、 de_out に同期させる必要があったんじゃなかったかな？
（追記）もしかすると、ベアメタルだとDPDMAとか設定されていないから、こちらから供給してもOKとかあるのかな？
（更に追記）PLから入れるクロックと切り替えができると教えてもらった。調べてみると、displayport.c の中で、

XAVBuf_SetAudioVideoClkSrc(&avbuf, XAVBUF_PL_CLK, XAVBUF_PS_CLK);

を実行しているので、PLからのクロックに切り替わっているようだ。

”Ultra96のDisplayPortを使用するためのテスト３（XGA解像度のdisplay_cont）”
”Ultra96のDisplayPortを使用するためのプロジェクトを作成する1（DisplayPort_test_XGA1_sync）”

”MX219 MIPI sensor to Ultra96-V2 FPGA DisplayPort”では、 dp_video_out_hsync と dp_video_out_vsync が使われていないので、画像が流れるのは、もしかして当たり前なんじゃないだろうか？