FC2カウンター FPGAの部屋 AXI4-Stream の IP を使用して Vitis Vision Library で加工されたデータをディスプレイに表示する2(Vivado プロジェクト)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream の IP を使用して Vitis Vision Library で加工されたデータをディスプレイに表示する2(Vivado プロジェクト)

AXI4-Stream の IP を使用して Vitis Vision Library で加工されたデータをディスプレイに表示する1(構想編)”の続き。

Vitis Vision Library の medianblur を ZYBO Z7-20 で使ってみる4”の続きでもある。

Vivado 2020.2 を使用して AXI4-Stream 版ビットマップ・ディスプレイ・コントローラをテストする1
Vivado 2020.2 を使用して AXI4-Stream 版ビットマップ・ディスプレイ・コントローラをテストする2
で AXI4-Stream 版ビットマップ・ディスプレイ・コントローラを作成した。

AXI4-Stream 出力 xf_8uc3_2axis IP を Vitis HLS 2020.2 で作成する1
AXI4-Stream 出力 xf_8uc3_2axis IP を Vitis HLS 2020.2 で作成する2
AXI4-Stream 出力 xf_8uc3_2axis IP を Vitis HLS 2020.2 で作成する3
で、AXI4-Stream 出力 xf_8uc3_2axis IP が生成できた。

それらの IP と”Vitis Vision Library の medianblur を ZYBO Z7-20 で使ってみる1”の medianblur IP を使用して下図の様に画像にメディアン・フィルタを掛ける回路を作成する。
Vitis_Vision_disp_2_210413.png

Vivado 2020.2 で median_vision_axis プロジェクトを作成した。
Vitis_Vision_disp_16_210419.png

bitmap_disp_cont_axis IP と rgb2dvi IP を”Vivado 2020.2 を使用して AXI4-Stream 版ビットマップ・ディスプレイ・コントローラをテストする1”から持ってきた。
Vitis Vision Library の medianblur を ZYBO Z7-20 で使ってみる1”の medianblur IP と”AXI4-Stream 出力 xf_8uc3_2axis IP を Vitis HLS 2020.2 で作成する3”からAXI4-Stream 出力 xf_8uc3_2axis IP をプロジェクト・ディレクトリにコピーした。
Vitis_Vision_disp_17_210419.png

IP を IP Catalog に登録した。
Vitis_Vision_disp_18_210419.png

median_v_axis_bd ブロックデザインを作成した。
Vitis_Vision_disp_19_210419.png

ZYNQ7 Processing System は AXI_HP0 ポートを追加して、FCLK_CLK0 は 100 MHz に 、FCLK_CLK1 は SVGA の 40 MHz に設定した。
Vitis_Vision_disp_23_210419.png

rgb2dvi IP の TMDS clock range は 80 MHz 以下に設定した。
Vitis_Vision_disp_24_210419.png

Address Map を示す。
Vitis_Vision_disp_20_210419.png

median_vision_axis.xdc を作成した。

set_property PACKAGE_PIN H16 [get_ports TMDS_Clk_p_0]
set_property PACKAGE_PIN D19 [get_ports {TMDS_Data_p_0[0]}]
set_property PACKAGE_PIN C20 [get_ports {TMDS_Data_p_0[1]}]
set_property PACKAGE_PIN B19 [get_ports {TMDS_Data_p_0[2]}]

set_property IOSTANDARD TMDS_33 [get_ports TMDS_Clk_p_0]
set_property IOSTANDARD TMDS_33 [get_ports {TMDS_Data_p_0[2]}]
set_property IOSTANDARD TMDS_33 [get_ports {TMDS_Data_p_0[1]}]
set_property IOSTANDARD TMDS_33 [get_ports {TMDS_Data_p_0[0]}]


Vitis_Vision_disp_21_210419.png

HDL Wrapper ファイルを作成した。
Vitis_Vision_disp_22_210419.png

論理合成、インプリメンテーション、ビットストリームの生成を行った。
成功した。Project Summary を示す。
Vitis_Vision_disp_25_210419.png

ハードウェアをエクスポートして、median_v_axis_bd_wrapper.xsa ファイルを生成した。
Vitis_Vision_disp_26_210419.png
  1. 2021年04月19日 04:19 |
  2. Vitis_Vision
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5210-a4f5bc99
この記事にトラックバックする(FC2ブログユーザー)