FC2カウンター FPGAの部屋 DFX をやってみよう2(チュートリアル例の説明)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DFX をやってみよう2(チュートリアル例の説明)

DFX をやってみよう1(DFX を調べる1)”の続き。

前回は、DFX を調べたのだが、ただ調べていても頭に入らないので、実例をやってみて、その都度マニュアルを調べてみることにしようと思う。
参考にするのは、以前の紹介した”Vivado Design Suite ユーザーガイド Dynamic Function eXchange UG909 (v2020.2) 2021 年 2 月 8 日”とチュートリアルの”Vivado Design Suite チュートリアル Dynamic Function eXchange UG947 (v2020.2) 2021 年 2 月 23 日

今回は、Vivado 2021.1 から解禁されたブロック・デザイン・コンテナを使用した DFX デザインをやってみたい。具体的には、”Vivado Design Suite User Guide Dynamic Function eXchange UG909 (v2021.1) June 30, 2021”の”Chapter 4 Vivado Project Flow”の 94 ページの”IP Integrator Using Block Design Containers”を参考にやっていきたい。
なお、Xilinx のビデオの”DFX のブロック デザイン コンテナー”もとっても参考になる。
だが、これらの 2 つのチュートリアルはどうやってパーシャル・ビットファイルをコンフィギュレーションするかが書いていない。今の所 Vivado からしかパーシャル・ビットファイルをコンフィギュレーションするのを見たことがないが、Vitis からもできるのだろうか?今の所謎だ。。。

Vivado 2021.1 から解禁されたブロック・デザイン・コンテナを使用した DFX デザイン例としては、 AXI4-Master インターフェースの DMA_pow2 IP の入力ポートと出力ポートの定義を少し変えて使おうと思う。(”Vitis HLS 2021.1 を使ってみる(DMA_pow2)”参照)
RM(Reconfigurable Module)として使用するのは、”square root を Vivado HLS で実装する3”の square_root8.cpp を DMA_pow2 IP と同様に、10 個の値を DMA して整数の平方根を求める用にコードを変更指定使用する。
  1. 2021年07月17日 18:11 |
  2. Dynamic Function eXchange
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5297-4dd37372
この記事にトラックバックする(FC2ブログユーザー)