FC2カウンター FPGAの部屋 DFX をやってみよう4(DMA_square_root8 IP の作成2)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DFX をやってみよう4(DMA_square_root8 IP の作成2)

DFX をやってみよう3(DMA_square_root8 IP の作成1)”の続き。

前回は、8 ビットの整数の平方根を計算する DMA_square_root8 を作成するということで、ソースコードとテストベンチ・コードを貼って、Vitis HLS 2021.1 で DMA_square_root8 プロジェクトを作成した。
今回は、その C シミュレーション、 C コードの合成、 C/RTL 協調シミュレーション、Export RTL、 インプリメンテーションを行っていこう。

C シミュレーションを行った。
DMA_square_root8_211_2_210719.png

C コードの合成を行った。結果を示す。
DMA_square_root8_211_3_210719.png
DMA_square_root8_211_4_210719.png

レイテンシは 35 クロックだった。
リソース使用量は BRAM が 4 個、 DSP が 0 個、 FF が 1001 個、LUT が 1584 個だった。
DMA_pow2 は BRAM 4 個、DSP 3 個、FF 968 個、LUT 1029 個だった。リソース使用量がほぼ同じと言える。

C/RTL 協調シミュレーションを行った。
レイテンシは 44 クロックだった。
DMA_square_root8_211_6_210719.png

C/RTL 協調シミュレーションの全体波形を示す。
DMA_square_root8_211_6_210719.png

波形を拡大した。
DMA_square_root8_211_7_210719.png

バースト転送しているのが分かる。

Export RTL を行った。

IMPLEMENTATION で Run Implementation を Place & Route 付きで行った。
結果を示す。
DMA_square_root8_211_8_210719.png
DMA_square_root8_211_9_210719.png
  1. 2021年07月20日 04:15 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5300-cc4892d4
この記事にトラックバックする(FC2ブログユーザー)