FC2カウンター FPGAの部屋 DFX をやってみよう7(2 つ目の RM を設定)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DFX をやってみよう7(2 つ目の RM を設定)

DFX をやってみよう6(ブロック・デザイン・コンテナと DFX イネーブル)”の続き。

前回は、DMA_pow2_0 にブロック・デザイン・コンテナを設定し、DFX をイネーブルした。今回は、リコンフィギャラブル・モジュール(RM)として、DMA_square_root8 IP を設定してみよう。

DMA_pow2 ブロック・デザイン・コンテナを右クリックし、右クリックメニューから Create Reconfigurable Module... を選択する。
DFX_32_210721.png

Create Reconfigurable Module ダイアログが表示された。
Reconfigurable Module に DMA_square_root8 を入力した。
DFX_33_210721.png

DMA_pow2 と同じポートを持つ Diagram ウインドウが表示された。
DFX_34_210721.png

+ ボタン(Add IP)をクリックして、DMA_square_root8 IP を Add IP した。
DFX_35_210721.png

今回は、 Run Connection Automation を使用しないで、自分でポートに配線した。
DFX_36_210721.png

Validate Design をクリックする。
Auto assign address ダイアログが表示された。
Yes ボタンをクリックした。
DFX_37_210721.png

Validate Design が成功した。
DFX_38_210721.png

Address Editor を開いてアドレスを修正する。
m_axi_gmem の Master Base Address を 0x0000_0000 に、Range を 1G に設定した。
s_axi_control の Master Base Address を 0x4001_0000 に、Range をそのままの 64K に変更した。
DFX_45_210723.png

ブロック・デザイン・コンテナをセーブする。(ただし、画像ではセーブし忘れている)

DFX_test ブロック・デザインをクリックして、ブロック・デザインを切り替える。その際に DFX_test ブロック・デザインもセーブしておく。
DFX_39_210721.png

DMA_pow2 ブロック・デザイン・コンテナをダブルクリックする。
Customize Block Design Container ダイアログが表示された。
DFX_40_210721.png

Addressing タブをクリックする。
Show Detailed View のチェックボックスをチェックした。
DFX_41_210723.png

DFX_test ブロック・デザインの HDL ラッパー・ファイルを作成する。
DFX_test ブロック・デザインを右クリックし右クリックメニューから Create HDL Wrapper... を選択する。
DFX_42_210721.png

Create HDL Wrapper ダイアログが表示された。
Let Vivado manage wrapper and auto-update ラジオボタンをクリックする。
OK ボタンをクリックする。
DFX_43_210721.png

DFX_test_wrapper.v が作成された。
DFX_44_210721.png
  1. 2021年07月23日 12:24 |
  2. Dynamic Function eXchange
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5303-00640b48
この記事にトラックバックする(FC2ブログユーザー)