FC2カウンター FPGAの部屋 画像フィルタを DFX する8(lap_filter_axis IP 2)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

画像フィルタを DFX する8(lap_filter_axis IP 2)

画像フィルタを DFX する7(lap_filter_axis IP 1)”の続き。

前回は、AXI4-Stream インターフェースのラプラシアン・フィルタを作成するということで、ソースコードとテストベンチ・コードを貼って、 C シミュレーションを行った。今回は、C コードの合成、 C/RTL 協調シミュレーション、 Export RTL 、 Run Implementation を行う。

C コードの合成を行った。結果を示す。
DFX2_49_210812.png
DFX2_50_210812.png

Function Call Graph を示す。
DFX2_51_210812.png

Schedule Viewer を示す。
DFX2_52_210812.png

C/RTL 協調シミュレーションを行った。結果を示す。
Latency は 480022 クロックで良い感じだ。
DFX2_53_210812.png

Function Call Graph を示す。
DFX2_54_210812.png

C/RTL 協調シミュレーションの波形を示す。
DFX2_55_210814.png

TVALID と TREADY がほとんど 1 で、スループットが高いのが分かる。

Export RTL を行った。
lap_filter_axis/solution1/impl ディレクトリに IP が圧縮された export.zip が生成されていた。

Run Implementation を行った。結果を示す。
DFX2_56_210814.png
DFX2_57_210814.png

CP achieved post-implementation が 8.674 ns だった。たぶんだ丈夫だろう?
  1. 2021年08月14日 04:20 |
  2. Dynamic Function eXchange
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5324-35e578f6
この記事にトラックバックする(FC2ブログユーザー)