FC2カウンター FPGAの部屋 ”RISC-V と Chisel で学ぶ はじめての CPU 自作”をやってみる1
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”RISC-V と Chisel で学ぶ はじめての CPU 自作”をやってみる1

RISC-V と Chisel で学ぶ はじめての CPU 自作”という本を献本していただいた。ありがとうございます。

”第1章 CPUとは何か”と”第2章 コンピュータ・アーキテクチャ”はだいたい読んだ。

”第1章 CPUとは何か”は論理回路をトランジスタ・ベースから丁寧に説明されている。爺さんには分かりやすいと感じる。ただ、全加算器と 2 の補数表現が欲しかった気がする?

”第2章 コンピュータ・アーキテクチャ”はフォン・ノイマン型のコンピュータの説明と命令フェッチ、命令デコード、演算、メモリアクセス、ライトバックの 5 段のパイプライン・ステージが説明されている。 RISC-V が 5 段のパイプライン・ステージを持つ CPU として実装されているのだろう?

”第3章 ハードウェア記述言語 Chisel の基本”を読んでいて、 Chisel のコードを実際に試してみたくなって、”第4章 環境構築”からやってみることにした。

本の dockerfile をコピーして、もしくは github から dockerfile を持ってきて、
docker build . -t riscv/mycpu
で Docker イメージを作成した。
イメージは 14.7GB だった。
hajimeteno_CPU_1_210909.png

docker run -it -v mycpu:/src riscv/mycpu
で“riscv/mycpu”イメージを元に読み書き可能なコンテナを起動した。
hajimeteno_CPU_2_210909.png

でも scala コマンドはなかった。。。
  1. 2021年09月09日 05:09 |
  2. RISC-V と Chisel で学ぶ はじめての CPU 自作
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5349-10c9a8ff
この記事にトラックバックする(FC2ブログユーザー)