FC2カウンター FPGAの部屋 Vitis HLS 2021.2 で Vitis Vision Library L1 を使用するために TCL スクリプトでプロジェクトを作成する7(modefilter 編2)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2021.2 で Vitis Vision Library L1 を使用するために TCL スクリプトでプロジェクトを作成する7(modefilter 編2)

Vitis HLS 2021.2 で Vitis Vision Library L1 を使用するために TCL スクリプトでプロジェクトを作成する6(modefilter 編1)”の続き。

Vitis Vision Library L1 にすでにある run_hls.tcl を少し改造して Vitis HLS 2021.2 のプロジェクトを生成するということで、前回は、Vitis Vision Library のユーザーズ・マニュアルにある Getting Started with HLS を使った方法はうまく行かなかったので、run_hls.tcl を書き換えることにした。そして、ソースコード・ファイルやテストベンチ・ファイル、ヘッダ・ファイルも AXI4-Stream 入出力に変更した。Vitis HLS 2021.2 の xf_mode_filter_axis プロジェクトを作成することができた。今回は、C シミュレーション、C コードの合成を行った。

Vitis HLS 2021.2 の xf_mode_filter_axis プロジェクトを示す。このプロジェクトは ZYBO Z7-20 用だ。
Vitis_Vision2_193_220208.png

すでに C シミュレーションはやってあるのだが、GUI 上でやってみた。
Vitis_Vision2_194_220208.png

xf_mode_filter_axis/modefilter.prj/sol1/csim/build ディレクトリを見た。
Vitis_Vision2_196_220208.png

元画像の in_img2.jpg とソースコードの出力の out_jmg.jpg を比べてみた。
Vitis_Vision2_195_220208.png

試しに build/xf_config_params.h の WINDOW_SIZE を 5 から 3 に変更した。
Vitis_Vision2_197_220208.png

C シミュレーションをやり直して、成功した。
もう一度、xf_mode_filter_axis/modefilter.prj/sol1/csim/build ディレクトリの元画像の in_img2.jpg とソースコードの出力の out_jmg.jpg を比べてみた。
Vitis_Vision2_198_220209.png

こちらのほうが、元画像からの差異は少ない。こっちでやってみることにした。それに、C コードの合成時のリソース使用率も当然ながら低い。

C コードの合成を行った。
結果を示す。
Vitis_Vision2_199_220209.png
Vitis_Vision2_200_220209.png
Vitis_Vision2_201_220209.png
Vitis_Vision2_202_220209.png
  1. 2022年02月09日 04:47 |
  2. Vitis_Vision
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5494-48924695
この記事にトラックバックする(FC2ブログユーザー)