FC2カウンター FPGAの部屋 Vitis HLS 2021.2 で Vitis Vision Library L1 を使用するために TCL スクリプトでプロジェクトを作成する8(modefilter 編3)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2021.2 で Vitis Vision Library L1 を使用するために TCL スクリプトでプロジェクトを作成する8(modefilter 編3)

Vitis HLS 2021.2 で Vitis Vision Library L1 を使用するために TCL スクリプトでプロジェクトを作成する7(modefilter 編2)”の続き。

Vitis Vision Library L1 にすでにある run_hls.tcl を少し改造して Vitis HLS 2021.2 のプロジェクトを生成するということで、前回は、modefilter のC シミュレーション、C コードの合成を行った。今回は、C/RTL 協調シミュレーション、Export RTL、Implementation を行った。

C/RTL 協調シミュレーションを行う。
Co-Simulation Dialog では、Input Argumets に /media/masaaki/Ubuntu_Disk/Xilinx_github/Vitis_Libraries/vision/data/128x128.png を設定した。
Dump Trace を port に設定した。
Vitis_Vision2_203_220209.png

C/RTL 協調シミュレーションの結果を示す。
Vitis_Vision2_204_220209.png

128 x 128 ピクセル = 16384 ピクセルで、レイテンシは 18449 クロックなので、約 1.13 クロック / ピクセルとなった。

C/RTL 協調シミュレーションの全体波形を示す。
Vitis_Vision2_205_220209.png

1 行分を拡大した。
Vitis_Vision2_206_220209.png

Export RTL を行った。
xf_mode_filter_axis/modefilter.prj/sol1/export.zip が出力されていた。
Vitis_Vision2_207_220209.png

Implementation を行った。
CP achieved post-implementation は 7.286 ns と良さそうだ。
Vitis_Vision2_208_220209.png
  1. 2022年02月10日 04:55 |
  2. Vitis_Vision
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5495-93b806d1
この記事にトラックバックする(FC2ブログユーザー)