FC2カウンター FPGAの部屋 ”PYNQ を使って Python で手軽に FPGA を活用 (5)”をやってみる5(System ILA を使用したデバック3)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”PYNQ を使って Python で手軽に FPGA を活用 (5)”をやってみる5(System ILA を使用したデバック3)

”PYNQ を使って Python で手軽に FPGA を活用 (5)”をやってみる4(System ILA を使用したデバック2)”の続き。

(2022/03/01:追記)TKEEP と TSTRB (TSTRB は必要ないかも?)は、入力された信号を出力するか、オール 1 にする必要がありました。詳しくは”axi_dma と DMA_pow2_axis を Kria-PYNQ で動作させる3(Jupyter Notebook で動作確認、波形を確認)”を参照ください。

前回は、DMA_pow2 IP を使用して、再度 Jupyter Notebook で DMA pow2 を動作させてみたところ、まだ S2MM の DMA Write が終了しなかった。具体的には、10 個のデータを DMA Write するはずが、バースト長が 32 個になっていた。今回は、DMA の個数を S2MM の AXI4 Master Write のデータ転送の最後に WLAST が 1 にアサートするまで、データの個数を増やしてみた。33 個のデータで WLAST が 1 になったが、Jupyter Notebook のコード実行はやはり終了しなかった。

Jupyter Notebook でデータの個数を 33 個にした。
Kria-PYNQ_106_220228.png
Kria-PYNQ_107_220228.png

やはり、実行時に終了しなかった。orz

System ILA の結果を見てみよう。
Kria-PYNQ_108_220228.png

AWLEN は 0x1f で 32 バーストになっている。

Kria-PYNQ_109_220228.png

最後のデータで WLAST が 1 になっているのが分かる。

これでダメでは原因が分からないので、次回からは、DMA も Vitis HLS で作ることにする。
  1. 2022年03月01日 04:14 |
  2. KRIA KV260 Vision AI Starter Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5515-0c0beee6
この記事にトラックバックする(FC2ブログユーザー)