FC2カウンター FPGAの部屋 AXI4-Stream の信号についてのまとめ
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream の信号についてのまとめ

”AXI4-Stream におけるサイド・チャネル信号 TKEEP と TSTRB の扱いについて”を踏まえて、もう一度 AXI4-Stream 信号についてまとめておきたい。前回 AXI4-Stream について、まとめた資料は”AXI4-Stream のお勉強

参考資料は
AMBA®4 AXI4-Stream Protocol Version: 1.0 Specification
Vivado Design Suite AXI リファレンス ガイド UG1037 (v3.0) 2015 年 6 月 24 日
TKEEP and TSTRB combinations

AXI4-Stream の信号についての表を示す。
AXI4-Stream_1_220306.png

この表は、”AMBA®4 AXI4-Stream Protocol Version: 1.0 Specification”の”Table 2-1 Interface signals list”と、”Vivado Design Suite AXI リファレンス ガイド UG1037 (v3.0) 2015 年 6 月 24 日”の”表 A‐7 : AXI4‐Stream 信号のまとめ”を参考にした。

なお、TKEEP と TSTRB については、”TKEEP and TSTRB combinations”の表を翻訳してExcel 表を書いた。
AXI4-Stream_2_220306.png

Xilinx 社の DMA IP の S2MM に AXI4-Stream を入力するならば、TKEEPはオール1もしくは、入力をそのまま出力する。
上の表に合わせてTSTRBもオール1もしくは、入力をそのまま出力する。
  1. 2022年03月06日 15:27 |
  2. AXI4バス
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5521-5413d4a0
この記事にトラックバックする(FC2ブログユーザー)