FC2カウンター FPGAの部屋 RGB 24 ビット・データ入出力対応のソーベル・フィルタを Vitis HLS 2021.2 で作成する2
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

RGB 24 ビット・データ入出力対応のソーベル・フィルタを Vitis HLS 2021.2 で作成する2

RGB 24 ビット・データ入出力対応のソーベル・フィルタを Vitis HLS 2021.2 で作成する1”の続き。

(2022/03/24 :追記) TSTRB, TKEEP の処理を忘れたので、ソースコードとテストベンチを書き換えた。

前回は、PYNQ で使用するためのソーベル・フィルタを Vitis HLS 2021.2 で作成するためのコードを貼って、sobel_axis_RGB24 プロジェクトを作成した。今回は、C シミュレーション、C コードの合成、C/RTL 協調シミュレーション、Export RTL 、Implementation を行った。

C シミュレーションを行った。
sobel_axis_RGB24_4_220320.png

sobel_axis_RGB24/solution1/csim/build ディレクトリに結果が生成されている。sobel.jpg がソーベル・フィルタの処理結果となる。
sobel_axis_RGB24_5_220321.png

C コードの合成を行った。
sobel_axis_RGB24_6_220321.png
sobel_axis_RGB24_7_220321.png
sobel_axis_RGB24_8_220321.png

C/RTL 協調シミュレーションを行った。
sobel_axis_RGB24_9_220321.png

最大レイテンシは 480026 クロックだった。画像サイズが 800 x 600 なので、余計なクロックは 23 クロックだけだった。

C/RTL 協調シミュレーションの波形を示す。
sobel_axis_RGB24_10_220321.png

ins_TREADY, outs_TVALID 共にほとんど 1 なので、スループットが高いことが分かる。

Export RTL を行った。
sobel_axis_RGB24_11_220321.png

sobel_axis_RGB24/solution1/impl/export.zip が生成された。export.zip には sobel_axis_RGB24 IP が圧縮されている。

Implementation を行った。
sobel_axis_RGB24_12_220321.png

問題無さそうだ。
  1. 2022年03月21日 04:49 |
  2. KRIA KV260 Vision AI Starter Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5535-741a760c
この記事にトラックバックする(FC2ブログユーザー)