FC2カウンター FPGAの部屋 KV260 の PYNQ で自作のソーベル・フィルタを動作させる1
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

KV260 の PYNQ で自作のソーベル・フィルタを動作させる1

(2022/03/24 :追記) TSTRB, TKEEP の処理を忘れたので、soble_axis_RGB24 IP のソースコードとテストベンチを書き換えたため、結果を修正した。

RGB 24 ビット・データ入出力対応のソーベル・フィルタを Vitis HLS 2021.1 で作成する1
RGB 24 ビット・データ入出力対応のソーベル・フィルタを Vitis HLS 2021.1 で作成する2
で作成した RGB 24 ビット・データ入出力対応のソーベル・フィルタ IP を使用して、Vivado 2021.2 で img_filtプロジェクトを作成し、img_filt ブロック・デザインを作成した。そして、論理合成、インプリメンテーション、ビットストリームの生成を行って、ビットファイルと hwh ファイルを作成した。

Vivado 2021.2 で KV260 用の img_filt プロジェクトを作成した。
sobel_axis_RGB24_13_220322.png

img_filt ディレクトリの下に sobel_axis_RGB24 ディレクトリを作成し、”RGB 24 ビット・データ入出力対応のソーベル・フィルタを Vitis HLS 2021.1 で作成する2”で生成された sobel_axis_RGB24/solution1/impl/export.zip を展開して sobel_axis_RGB24 ディレクトリにコピーした。
sobel_axis_RGB24_14_220322.png

IP Catalog に sobel_axis_RGB24 IP を追加した。
sobel_axis_RGB24_15_220322.png

img_filt ブロック・デザインを作成した。
sobel_axis_RGB24_16_220322.png

axi_dma_0 は Re-customize IP ダイアログで Enable Scatter Gather Engine のチェックを外した。
sobel_axis_RGB24_18_220322.png

axis_dwidth_converter_0 の Master interface TDATA width (bytes) を 3 に設定した。
sobel_axis_RGB24_19_220322.png

axis_dwidth_converter_1 の Master interface TDATA width (bytes) を 4 に設定した。
sobel_axis_RGB24_20_220322.png

Address Editor 画面を示す。
sobel_axis_RGB24_17_220322.png

論理合成、インプリメンテーション、ビットストリームの生成を行った。
Project Summary を示す。
sobel_axis_RGB24_21_220322.png

img_filt/img_filt.gen/sources_1/bd/img_filt/hw_handoff/img_filt.hwh が生成された。
sobel_axis_RGB24_22_220322.png

img_filt/img_filt.runs/impl_1/img_filt_wrapper.bit が生成された。
sobel_axis_RGB24_23_220322.png
  1. 2022年03月22日 04:05 |
  2. KRIA KV260 Vision AI Starter Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5536-bbfe3516
この記事にトラックバックする(FC2ブログユーザー)