FC2カウンター FPGAの部屋 kv260_median_platform のメディアン・フィルタを KV260 の Petalinux から動作させる10
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

kv260_median_platform のメディアン・フィルタを KV260 の Petalinux から動作させる10

kv260_median_platform のメディアン・フィルタを KV260 の Petalinux から動作させる9”の続き。

前回は、ハードウエアをエクスポートした。そして、Petalinux 2022.1 で kv260_median_plnx プロジェクトを作成し、petalinux-config で設定を行って、petalinux-build すると成功した。また、petalinux-build --sdk も成功した。今回は、デバイス・ツリー・オーバーレイを生成する。

DTG をインストールする。
cd ..
git clone https://github.com/Xilinx/device-tree-xlnx
cd device-tree-xlnx

KV260_custom_platform_31_220921.png

DTG のバージョン 2022.1 をチェックアウトして、xsct を起動する。なお、Vitis の setting64.sh は起動してある。
git checkout xlnx_rel_v2022.1
xsct

KV260_custom_platform_32_220921.png

XSA ファイルを読み取って、DTS を生成する。
hsi open_hw_design /media/masaaki/Ubuntu_Disk/KRIA_KV260/2022.1/kv260_median_platform/kv260_median_platform/kv260_median_platform.xsa
hsi set_repo_path /media/masaaki/Ubuntu_Disk/KRIA_KV260/2022.1/kv260_median_platform/device-tree-xlnx
hsi create_sw_design device-tree -os device_tree -proc psu_cortexa53_0
hsi set_property CONFIG.dt_overlay true [hsi::get_os]
hsi set_property CONFIG.dt_zocl true [hsi::get_os]
hsi generate_target -dir /media/masaaki/Ubuntu_Disk/KRIA_KV260/2022.1/kv260_median_platform/device-tree-xlnx
hsi close_hw_design [hsi current_hw_design]
exit

KV260_custom_platform_33_220921.png
KV260_custom_platform_34_220921.png

ログを示す。

(base) masaaki@masaaki-H110M4-M01:/media/masaaki/Ubuntu_Disk/KRIA_KV260/2022.1/kv260_median_platform/device-tree-xlnx$ xsct
rlwrap: warning: your $TERM is 'xterm-256color' but rlwrap couldn't find it in the terminfo database. Expect some problems.
                                                                                
****** Xilinx Software Commandline Tool (XSCT) v2022.1.0
  **** SW Build 3524075 on 2022-04-13-17:42:45
    ** Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.


xsct% hsi open_hw_design /media/masaaki/Ubuntu_Disk/KRIA_KV260/2022.1/kv260_median_platform/kv260_median_platform/kv260_median_platform.xsa
INFO: [Hsi 55-2053] elapsed time for repository (/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2022.1/data/embeddedsw) loading 12 seconds
hsi::open_hw_design: Time (s): cpu = 00:00:08 ; elapsed = 00:00:21 . Memory (MB): peak = 2348.008 ; gain = 0.000 ; free physical = 1330 ; free virtual = 37790
system_wrapper
xsct% hsi set_repo_path /media/masaaki/Ubuntu_Disk/KRIA_KV260/2022.1/kv260_median_platform/device-tree-xlnx
xsct% hsi create_sw_design device-tree -os device_tree -proc psu_cortexa53_0    
device-tree                                                                     
xsct% hsi set_property CONFIG.dt_overlay true [hsi::get_os]                     
true
xsct% hsi set_property CONFIG.dt_zocl true [hsi::get_os]                        
true
xsct% hsi generate_target -dir /media/masaaki/Ubuntu_Disk/KRIA_KV260/2022.1/kv260_median_platform/device-tree-xlnx
WARNING: Interrupt pin "mm2s_introut" of IP block: "axi_dma_0" is not connected to any interrupt controller

WARNING: Interrupt pin "s2mm_introut" of IP block: "axi_dma_0" is not connected to any interrupt controller

WARNING: no s_axi_aclk for clockwizard IP block: " clk_wiz_0"

WARNING: Clock pin "s_axi_lite_aclk" of IP block "axi_dma_0" is not connected to any of the pl_clk"

WARNING: no s_axi_aclk for clockwizard IP block: " clk_wiz_0"

WARNING: Clock pin "m_axi_mm2s_aclk" of IP block "axi_dma_0" is not connected to any of the pl_clk"

WARNING: no s_axi_aclk for clockwizard IP block: " clk_wiz_0"

WARNING: Clock pin "m_axi_s2mm_aclk" of IP block "axi_dma_0" is not connected to any of the pl_clk"

WARNING: no s_axi_aclk for clockwizard IP block: " clk_wiz_0"                   

WARNING: Clock pin "s_axi_aclk" of IP block "axi_intc_0" is not connected to any of the pl_clk"

WARNING: Interrupt pin "interrupt" of IP block: "median_axis_RGB24_0" is not connected to any interrupt controller

WARNING: no s_axi_aclk for clockwizard IP block: " clk_wiz_0"

WARNING: Clock pin "ap_clk" of IP block "median_axis_RGB24_0" is not connected to any of the pl_clk"

WARNING: Interrupt pin "interrupt" of IP block: "multi_axi4ls_0" is not connected to any interrupt controller

WARNING: no s_axi_aclk for clockwizard IP block: " clk_wiz_0"

WARNING: Clock pin "ap_clk" of IP block "multi_axi4ls_0" is not connected to any of the pl_clk"

zocl:true                                                                       
ext_platform:
intr_ctrl_len:1
WARNING: ERROR: axi_dma_0: mm2s_introut port is not connected                   
WARNING: ERROR: axi_dma_0: s2mm_introut port is not connected
hsi::generate_target: Time (s): cpu = 00:00:26 ; elapsed = 00:00:29 . Memory (MB): peak = 2348.008 ; gain = 0.000 ; free physical = 1251 ; free virtual = 37735
xsct% hsi close_hw_design [hsi current_hw_design]                               
xsct% exit                                                                      
exit


pl.dtsi が生成された。
KV260_custom_platform_35_220921.png

pl.dtsi を示す。axi_dma_0 , median_axis_RGB24_0, multi_axi4ls_0 の項目も見えた。
KV260_custom_platform_36_220921.png

pl.dtbi をコンパイルして pl.dtbo を生成する。
dtc -@ -O dtb -o pl.dtbo pl.dtsi
pl.dtbo が生成された。
KV260_custom_platform_37_220921.png
  1. 2022年09月22日 04:02 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5713-584a313c
この記事にトラックバックする(FC2ブログユーザー)