FC2カウンター FPGAの部屋 kv260_median アクセラレーション・プラットフォームに Vitis-AI の DPU を追加する8
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

kv260_median アクセラレーション・プラットフォームに Vitis-AI の DPU を追加する8

kv260_median アクセラレーション・プラットフォームに Vitis-AI の DPU を追加する7”の続き。

kv260_median アクセラレーション・プラットフォームに Vitis-AI の DPU を追加してみたいということで、前回は、dpuprj アプリケーション・プロジェクトを作成し、dpu_conf.vhを修正した。更に、dpuprj_system_hw_link/Hardware/dpu-link.cfg を修正して、make を行った。今回は、DPU が挿入された Vivado プロジェクトのブロック・デザインを確認し、arch.json を kv260_myarch.json として dpuprj_system_hw_link ディレクトリにコピーした。

参考にさせていただくのは、”KV260向けにVitisプラットフォームを作成してDPUを動かす その1 (Vitis 2022.1 + Vitis-AI v2.5)”で、これを元に、途中から DPU を追加している。

kv260_median_platform/kv260_median_pkg/dpuprj_system_hw_link/Hardware/dpu.build/link/vivado/vpl/prj ディレクトリに DPU 入りの Vivado 2022.1 プロジェクトがあった。
kv260_median_DPU_51_221114.png

Vivado を起動して、prj プロジェクトを読み込んで、ブロック・デザインを表示した。
kv260_median_DPU_52_221114.png

dpu の部分を拡大した。
DPUCXDX8G_1 が実装されている。
kv260_median_DPU_54_221114.png

Address Editor 画面を示す。
kv260_median_DPU_53_221114.png

DPUのコンフィグレーション情報を表すJSONファイルが kv260_median_platform/kv260_median_pkg/dpuprj_system_hw_link/Hardware/dpu.build/link/vivado/vpl/prj/prj.gen/sources_1/bd/system/ip/system_DPUCZDX8G_1_0/arch.json ということのようだ。
kv260_median_DPU_60_221115.png

arch.json の内容を示す。1行だけだった。
kv260_median_DPU_62_221115.png

arch.json を kv260_myarch.json と名前を変えて kv260_median_platform/kv260_median_pkg/dpuprj_system_hw_link ディレクトリにコピーした。
kv260_median_DPU_61_221115.png
  1. 2022年11月15日 05:24 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5766-f7b50851
この記事にトラックバックする(FC2ブログユーザー)