FC2カウンター FPGAの部屋 Vitis HLS 2022.2 の新機能を確かめる4(performance プラグマ4)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2022.2 の新機能を確かめる4(performance プラグマ4)

Vitis HLS 2022.2 の新機能を確かめる3(performance プラグマ3)”の続き。

What’s New in the Vitis HLS Tool 2022.2 – Key Feature Enhancements”を参考に、Vitis HLS 2022.2 の新機能を確かめてみようということで、前回は、、より performance プラグマを評価するために、ソフトウエアとして書いた AXI4 Master アクセスベースの sobel_fil_axim.cpp とそのテストベンチ、Vitis HLS プロジェクトを表示した。今回は、performance プラグマなしとありの状態で、C コードの合成を行って比較した。

まずは”Vitis HLS 2022.2 の新機能を確かめる3(performance プラグマ3)”のソースコードのままに performance プラグマなしでやってみよう。

C シミュレーションを行った。
Vitis_HLS_2022_2_22_221129.png

csim/build ディレクトリに sobel.jpg が生成されている。
Vitis_HLS_2022_2_30_221130.png

C コードの合成を行った。
ループのインターバルは 8 クロックだった。全体のレイテンシは、3940046 クロックだった。
Vitis_HLS_2022_2_23_221130.png

C/RTL 協調シミュレーションを行った。時間が掛かった。
レイテンシは 6566938 クロックだった。6566938(クロック) / 480000(ピクセル) ≒ 13.68 クロック/ピクセルだった。
Vitis_HLS_2022_2_24_221130.png

C/RTL 協調シミュレーションの拡大した波形を示す。
Vitis_HLS_2022_2_25_221130.png

AXI4 Master Write の間に 18 個の ARVALID が入っている。
1 個の ARVALID には、7 個の RVALID が入っているので、 18 x 7 = 126 個の AXI4 Master Read アクセスが入っているようだ。
Vitis_HLS_2022_2_26_221130.png

次に、”#pragma HLS performance target_ti=800”を入れて、C コードの合成を行った。
結果は performance プラグマを入れていない時と同じリソース使用量、レイテンシだった。何も変わっていないようだ。
Vitis_HLS_2022_2_28_221130.png

Pragma Report を見ると、8000 クロック未満に設定する必要があるようだ。
Vitis_HLS_2022_2_29_221130.png

performance プラグマを使える用途がまだ良く分からない。
  1. 2022年11月30日 04:51 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5779-f79f8818
この記事にトラックバックする(FC2ブログユーザー)