FC2カウンター FPGAの部屋 Vitis HLS 2022.2 の新機能を確かめる5(hls::print 関数)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2022.2 の新機能を確かめる5(hls::print 関数)

Vitis HLS 2022.2 の新機能を確かめる4(performance プラグマ4)”の続き。

前回は、ソフトウエアとして書いた AXI4 Master アクセスベースの sobel_fil_axim.cpp で performance プラグマなしとありの状態で、C コードの合成を行って比較した。今回は、hls::print 関数について調べてみよう。

hls::print 関数を使用するには、

#include "hls_print.h"

を書いて、

hls::print ("loop %d\n", i);

という様に書けば良いようだ。

早速、sobel_axis_RGB24.cpp に hls::print 関数を加えてみた。
インクルード文に

#include "hls_print.h"

を追加して、LOOP_Y の for ループの下に

hls::print("y = %d\n",y);

を追加した。
Vitis_HLS_2022_2_37_221130.png

C シミュレーションを行った。y の値が表示された。
Vitis_HLS_2022_2_31_221130.png
Vitis_HLS_2022_2_32_221130.png

C コードの合成を行った。結果を示す。
LOOP_Y の下にコードを書いたので、LOOP_Y と LOOP_X が独立したようだ。
Vitis_HLS_2022_2_33_221130.png

syn/verilog に sobel_axis_RGB24_printint.sv ファイルが生成されていた。
Vitis_HLS_2022_2_35_221130.png

sobel_axis_RGB24_printint.sv ファイルを示す。
Vitis_HLS_2022_2_36_221130.png

sobel_axis_RGB24_printint.sv ファイルが実行されるため、C/RTL 協調シミュレーションでも時刻と y の値が表示される。
Vitis_HLS_2022_2_34_221130.png

hls::print 関数使えそうだ。RTL シミュレーションでも値を表示してくれるのが良い。
  1. 2022年12月01日 04:00 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5780-a8b0037d
この記事にトラックバックする(FC2ブログユーザー)