FC2カウンター FPGAの部屋 AXI4-Stream 32 ビット入出力のラプラシアン・フィルタを作る2
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream 32 ビット入出力のラプラシアン・フィルタを作る2

AXI4-Stream 32 ビット入出力のラプラシアン・フィルタを作る1”の続き。

AXI4-Stream 32 ビット入出力のラプラシアン・フィルタを作って、ガボール・フィルタの後に入れて値を確認してみようと思うということで、前回は、ソースコードを貼った。今回は、C シミュレーション、C コードの合成、C/RTL 協調シミュレーション、Export RTL、Implementation を行った。

C シミュレーションを行った。結果を示す。
Zybot2_54_221227.png

lap_filter_axis/solution/csim/build ディレクトリを示す。
temp_lap_bmp がラプラシアン・フィルタ処理結果となる。
Zybot2_61_221228.png

C コードの合成結果を示す。
Zybot2_55_221227.png
Zybot2_56_221227.png
Zybot2_57_221227.png

Latency も HD 解像度のピクセルの 2073600 からいくらも外れていないので、問題無さそうだ。

C/RTL 協調シミュレーションを行った。結果を示す。
Zybot2_58_221227.png

Max Latency は 3095 クロックで、64 x 48 ピクセルの 3072 から余り外れていない。

C/RTL 協調シミュレーションの波形を確認してみよう。
Zybot2_59_221227.png

ins_TREDY や outs_TVALID がほとんど 1 になっていることが分かる。

Export RTL を行った。
IP が生成された。

Implementation を行った。結果を示す。
Zybot2_60_221227.png

CP achieved post-implementation が 9.249 ns で問題無さそうだ。
  1. 2022年12月28日 05:22 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5805-01a7e35e
この記事にトラックバックする(FC2ブログユーザー)