FC2カウンター FPGAの部屋 AXI4-Stream 32 ビット入出力のガボール・フィルタを変更する3
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream 32 ビット入出力のガボール・フィルタを変更する3

AXI4-Stream 32 ビット入出力のガボール・フィルタを変更する2”の続き。

Vitis HLS 2022.2 を使用して、AXI4-Stream 32 ビット入出力のガボール・フィルタ Gabor_Filter_lh_2 を Gabor_Filter_lh_3 として作成することにしたということで、前回は、C シミュレーションを行って、C コードの合成を行ったところ、Estimated が 10.213 ns と 10 ns をオーバーしてしまったので、 Gabor_Filter_lh_3.cpp を書き換えた。今回は、C コードの合成をやり直したところ、Estimated は 7.385 ns に改善した。C/RTL 協調シミュレーション、Export RTL、Implementation を行った。

Gabor_Filter_lh_3.cpp を変更したので、C コードの合成をやり直した。
C コードの合成結果で、前回示したクリティカル・パスの部分を示す。
icmp が一番レイテンシが大きいようで、2.5 ns 程度になるようだ。これを排除できればレイテンシが短くなる。icmp は引き算が入るので、レイテンシが大きいのだろう?
Zybot2_66_221231.png

C コードの合成結果を貼っておく。
Zybot2_67_221231.png

C/RTL 協調シミュレーションを行った。結果を示す。
Zybot2_68_221231.png

64 x 48 ピクセル = 3072 ピクセルを 2 画面分で 6114 ピクセル分ガボール・フィルタ処理を行っているので、1 クロック / ピクセルに近くなっている。

C/RTL 協調シミュレーション波形を示す。
Zybot2_69_221231.png

Export RTL を行った。

Implementation を行った。結果を示す。
Zybot2_70_221231.png

CP achieved post-implementation は 9.329 ns で問題無さそうだ。
  1. 2022年12月31日 05:10 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/5808-e84efc0f
この記事にトラックバックする(FC2ブログユーザー)