FC2カウンター FPGAの部屋 ”DDR SDRAMコントローラ”の目次
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”DDR SDRAMコントローラ”の目次

DDR SDRAMコントローラ作製予定(XAPP268動的位相調整でクロックをシフトしてちょうど良いクロックの位置を自動的に検出してDDR SDRAMのデータを受けようと決意)
DDR SDRAMコントローラ その後(シミュレーションしたらバグがぽろぽろ)
DDR SDRAMコントローラ その後2(DDR SDRAMコントローラとマイクロンのチップMT46V16M16、4個のモデルをつないで、シミュレーション、シュミレーション波形あり)
DDR SDRAMコントローラのインプリメント(Xilinx社のFPGA、Virtex2の6000,FF1517ピンでインプリメントするが、タイミングが満足しない)
DDR SDRAMコントローラのインプリメント2(まだ、タイミングが満足しない。syn_maxfanディレクティブ(Synplify Pro)を使用して、ファンアウトを制御してタイミングミート)
DVIボードのDDR SDRAMコントローラのテスト(いままで作ってきたDDR SDRAMコントローラを実記に入れてテストしてみたが動作せず)
DDR SDRAMコントローラ何回目だがわからない(166MHzでは動かないので、83MHzでやってみたら動作した)
DDR SDRAMコントローラ何回目だかわからない2(PCI66MHzの2倍、133MHzでインプリメントしたがだめ、使うクロックの種類を少なくした。clk180をnot clkに変更)
V2, V2proでのDDR SDRAMコントローラ1(V2, V2proでのDDR SDRAMコントローラを作るときの方式の詳しい検討)
V2, V2proでのDDR SDRAMコントローラ2(V2, V2proでのDDR SDRAMコントローラを作るときの方式の詳しい検討の続き、タイミングチャートあり)
DDR SDRAMのDQS信号でデータをサンプルする方法2のまえふり(図らずも-- pragma translate on のバグの紹介、気をつけよう)
DDR SDRAMのDQS信号でデータをサンプルする方法2(DDR SDRAMのDQS信号でデータをサンプルする方法のうち、SRL16EプリミティブでFIFOを作って実際にDDR SDRAMのデータを受ける方法、サンプルプロジェクトを示し、やり方、結果を図で丁寧に説明)
Spartan3E Starter Kit用DDR SDRAMコントローラへのリンク(他のカテゴリに入っているDDR SDRAM関連記事へのリンク)
  1. 2007年09月21日 05:29 |
  2. カテゴリ別の目次
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/584-f0264f1b
この記事にトラックバックする(FC2ブログユーザー)