FC2カウンター FPGAの部屋 ”Getting Started with PYNQ and the ZUBoard”をやってみる3
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”Getting Started with PYNQ and the ZUBoard”をやってみる3

”Getting Started with PYNQ and the ZUBoard”をやってみる2”の続き。

Adam Taylor さんの”Getting Started with PYNQ and the ZUBoard”をやってみようということで、前回は、生成した IP を使用してテスト・パターン・ジェネレーターのブロック・デザインを作成した。次に、Video Test Pattern Generator と AXI Video Direct Memory Access を Add IP して、自動配線を行った。今回は、Color Convert (2ppc) IP と Pixel Pack (2 ppc) IP、 AXI Interrupt Controller IP を追加して、自動配線を行った。Validate Desgin を行ったところ、成功した。よって、ブロック・デザインが完成した。

Color Convert (2ppc) IP を Add IP して、v_tpg_0 の m_axis_video 出力ポートから color_convert_2_0 の stream_in_48 入力ポートに配線を接続した。
zub1cg_pynq_84_230805.png

Run Connection Automation をクリックして自動配線を行った。
Run Connection Automation ダイアログが開いた。
All Automation にチェックが入っていない場合はチェックを入れる。
OK ボタンをクリックして自動配線を行った。
zub1cg_pynq_85_230805.png

現在のブロック・デザインを示す。
zub1cg_pynq_86_230805.png

Pixel Pack (2 ppc) IP を Add IP した。
zub1cg_pynq_87_230805.png

Run Connection Automation をクリックして自動配線を行った。
Run Connection Automation ダイアログが開いた。
All Automation にチェックが入っていない場合はチェックを入れる。
OK ボタンをクリックして自動配線を行った。
zub1cg_pynq_88_230805.png

現在のブロック・デザインを示す。
zub1cg_pynq_89_230805.png

color_convert_2_0 の stream_out_48 出力ポートから pixel_pack_2_0 の stream_in_48 入力ポートに配線を接続した。
pixel_pack_2_0 の stream_out_64 出力ポートから axi_vdma_0 の S_AXIS_S2MM 入力ポートへ配線を接続した。
zub1cg_pynq_90_230805.png

Add IP を行って、AXI Interrupt Controller IP を追加した。
zub1cg_pynq_91_230805.png

Run Connection Automation をクリックして自動配線を行った。
Run Connection Automation ダイアログが開いた。
All Automation にチェックが入っていない場合はチェックを入れる。
OK ボタンをクリックして自動配線を行った。
zub1cg_pynq_92_230805.png

現在のブロック・デザインを示す。
zub1cg_pynq_93_230805.png

axi_intr_0 をダブル・クリックして、設定を変更した。
Interrupt Output Connection を Single に変更した。
OK ボタンをクリックした。
zub1cg_pynq_94_230805.png

現在のブロック・デザインを示す。
zub1cg_pynq_95_230805.png

Add IP を行って、Concat IP を追加した。
axi_vdma_0 の s2mm_introut 出力ポートから xlconcat_0 の In0 入力ポートへ配線を接続した。
v_tpg_0 の interrupt 出力ポートから xlconcat_0 の In1 入力ポートへ配線を接続した。
xlconcat_0 の dout から axi_intc_0 の intr 入力ポートへ配線を接続した。
zub1cg_pynq_96_230805.png

これで配線が終了した。
Validate Design ボタンをクリックし、デザインをチェックした。
Validate Desgin ダイアログが表示されて、成功したので、配線のミスは無いようだ。
zub1cg_pynq_97_230805.png

完成したブロック・デザインを示す。
zub1cg_pynq_98_230805.png

Address Editor 画面を示す。
zub1cg_pynq_99_230805.png
  1. 2023年08月06日 04:28 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6005-97fa1003
この記事にトラックバックする(FC2ブログユーザー)