FC2カウンター FPGAの部屋 ”Getting Started with PYNQ and the ZUBoard”をやってみる4
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”Getting Started with PYNQ and the ZUBoard”をやってみる4

”Getting Started with PYNQ and the ZUBoard”をやってみる3”の続き。

Adam Taylor さんの”Getting Started with PYNQ and the ZUBoard”をやってみようということで、前回は、Color Convert (2ppc) IP と Pixel Pack (2 ppc) IP、 AXI Interrupt Controller IP を追加して、自動配線を行った。Validate Desgin を行ったところ、成功した。よって、ブロック・デザインが完成した。今回は、ブロック・デザインの HDL Wrapper ファイルを作成し、論理合成、インプリメンテーション、ビットストリームの生成を行って成功した。bit ファイルと hwh ファイルが生成された。

Source ウインドウに切り替えて tpg_bd を右クリックし、右クリックメニューから Create HDL Wrapper... を選択て、HDL Wrapper ファイルの tpg_bd_wrapper.v を生成した。
zub1cg_pynq_100_230806.png

Flow Navigator から Generate Bitstream をクリックし、論理合成、インプリメンテーション、ビットストリームの生成を行って成功した。
Project Summary を示す。
zub1cg_pynq_101_230806.png

HDL/2023.1/zub1cg/test_pattern_gen/test_pattern_gen.gen/sources_1/bd/tpg_bd/hw_handoff ディレクトリに tpg_bd.hwh ファイルが生成された。
zub1cg_pynq_102_230806.png

HDL/2023.1/zub1cg/test_pattern_gen/test_pattern_gen.runs/impl_1 ディレクトリに tpg_bd_wrapper.bit ファイルが生成された。
zub1cg_pynq_103_230806.png
  1. 2023年08月07日 04:15 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6006-2378f6e8
この記事にトラックバックする(FC2ブログユーザー)