FC2カウンター FPGAの部屋 RGB 24 ビットの AXI4-Stream データ入出力対応のメディアン・フィルタを Vitis HLS 2023.1 で作成する2
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

RGB 24 ビットの AXI4-Stream データ入出力対応のメディアン・フィルタを Vitis HLS 2023.1 で作成する2

RGB 24 ビットの AXI4-Stream データ入出力対応のメディアン・フィルタを Vitis HLS 2023.1 で作成する1”の続き。

メディアン・フィルタを ZUBoard 1CG の PYNQ v3.0.1 で使用するために Vitis HLS 2023.1 で RGB 24 ビットの AXI4-Stream データ入出力対応のメディアン・フィルタを Vitis HLS 2023.1 で作成するということで、前回は、Vitis HLS 2023.1 で median_axis_RGB24 プロジェクトを作成し、C シミュレーションを行った。今回は、C コードの合成、C/RTL 協調シミュレーション、Export RTL、Implementation を行った。

C コードの合成を行った。結果を示す。
zub1cg_pynq_145_230812.png
zub1cg_pynq_146_230812.png

median_axis_RGB24_Pipeline_LOOP_Y_LOOP_X の LOOP_Y_LOOP_X の Interval が 1 クロックとなっていて、メディアン・フィルタの出力が 1 クロック毎に 1 出力がでるようだ。問題無さそうだ。

C/RTL 協調シミュレーションを行った。結果を示す。
zub1cg_pynq_147_230812.png

Avg II が 480057 クロックだった。画像サイズは 800 x 600 = 480000 ピクセルなので、ほぼ 1 ピクセル / クロックとなっているようだ。

C/RTL 協調シミュレーションの波形を示す。
全体波形を示す。
zub1cg_pynq_148_230812.png

outs_TVALID もほぼ 1 でスループットが高いことが分かる。

最初の波形を拡大する。
zub1cg_pynq_149_230812.png

ins_TREADY を見ると、最初はディアサートされている期間があることが分かるが、それが過ぎたら、1 のままになっている。

Export RTL を行った。

Implementation を行って、Vivado で実装した時の性能を確認した。
結果を示す。
zub1cg_pynq_150_230812.png

CP achieved post-implementaion は 6.928 ns で動作周波数の 10 ns よりも小さく、問題無さそうだ。
  1. 2023年08月13日 03:52 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6012-6dc47f61
この記事にトラックバックする(FC2ブログユーザー)