FC2カウンター FPGAの部屋 AXI4-Stream Data Width Converter のバイト・レーン変換を確認する4
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream Data Width Converter のバイト・レーン変換を確認する4

AXI4-Stream Data Width Converter のバイト・レーン変換を確認する3”の続き。

Pythonの画像処理ライブラリPillow(PIL)の Image.open でオープンした画像ファイルのフォーマットを確認するということで、前回は、blue.bmp、 green.bmp、 red.bmp を用意して、ZUBoard 1CG の PYNQ Linux にアップロードし、Jupter Notebook を書き換えて実行したところ、AXI4-Stream Data Width Converter で変換された 3 バイトの AXI4-Stream は上のバイトから RGB でなく BGR であることがわかった。前回の作業は、AXI4-Stream Data Width Converter は 2 個搭載されているが、その内の 3 バイト幅の AXI4-Stream から 4 バイト幅に変換する AXI4-Stream Data Width Converter の動作を見た。今回は、4 バイト幅の AXI4-Stream から 3 バイト幅に変換する AXI4-Stream Data Width Converter の動作を見た。

前回は、Vivado 2023.1 の i3filtes プロジェクトの i3filters ブロック・デザインの axis_dwidth_converter_1 の動作を観察した。
今回は、axis_dwidth_converter_0 の動作を観察する。
axis_dwidth_converter_0 は 4 バイト幅の AXI4-Stream から 3 バイト幅に変換する AXI4-Stream Data Width Converter だ。
zub1cg_pynq_195_230826.png

最初に blue.bmp を読み込んだときの axis_dwidth_converter_0 の AXI4-Stream インターフェースを観察した。
slot0 が axis_dwidth_converter_0 の入力の 4 バイト幅の AXI4-Stream インターフェースで、slot 1 が 3 バイト幅の AXI4-Stream インターフェースだ。
zub1cg_pynq_223_230830.png

3 バイト幅の AXI4-Stream インターフェースでは、0xfd までしか出ていないが、これは後ろのフィルタのスタート信号がまだ入っていなくてデータが流れていないためだと推測している。

次に green.bmp を読み込んだときの axis_dwidth_converter_0 の AXI4-Stream インターフェースを観察した。
zub1cg_pynq_224_230831.png

最後に red.bmp を読み込んだときの axis_dwidth_converter_0 の AXI4-Stream インターフェースを観察した。
zub1cg_pynq_226_230831.png

今までの AXI4-Stream Data Width Converter のバイト・レーン変換結果を表にまとめた。
zub1cg_pynq_227_230831.png

見事に BGR だった。
AXI4-Stream Subset Converter IP を使用して、AXI4-Stream のバイト・レーンを入れ替えることにする。
  1. 2023年08月31日 04:50 |
  2. IP
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6028-b98fba5b
この記事にトラックバックする(FC2ブログユーザー)