FC2カウンター FPGAの部屋 MicroZed Chronicles: UIO をやってみる2
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MicroZed Chronicles: UIO をやってみる2

MicroZed Chronicles: UIO Part One - Introduction and Set Up”と”MicroZed Chronicles: UIO Part Two - Creating Software Applications”をやってみよう。なお、関連する MicroZed Chronicles のブログの”MicroZed Chronicles: IOCTL SPI, I2C and PetaLinux”も参考にしている。

前回は、Vivado 2022.2 で ZUBoard 1CG 用の myproj プロジェクトを作成し、論理合成、インプリメンテーション、ビットストリームの生成を行った。しかし、ビットストリームの生成で、出力ピンの成約がないということで、エラーになった。今回は、出力ピンの成約が無い SPI を削除して、論理合成、インプリメンテーション、ビットストリームの生成を行ったところ成功した。ハードウェアをエクスポートして、XSA ファイルを生成した。

Vivado 2022.2 の top_level ブロック・デザインで、zynq_ultra_ps_e_0 をダブル・クリックして、設定を行った。
Re-customize IP ダイアログが開いた。
Page Navigator から I/O Configuration をクリックし、SPI 1 のチェックを外した。
zub1cg_uio_10_230907.png

SPI 1 のチェックを外したので、ポートが余った。
zub1cg_uio_11_230907.png

余ったポートを削除した。
zub1cg_uio_12_230907.png

これで論理合成、インプリメンテーション、ビットストリームの生成を行ったところ成功した。
Project Summary を示す。
zub1cg_uio_13_230907.png

Vivado 2022.2 の File メニューから Export -> Export Hardware... を選択して、XSA ファイルを生成した。
Export Hardware Platform ダイアログが開いた。
ほどんどデフォルトの状態で進めていくが、Output では、include bitstream のラジオ・ボタンをクリックした。
zub1cg_uio_14_230907.png

ZUBoard1CG/at_2022_2/myproj ディレクトリに top_level_wrapper.xsa が生成された。
zub1cg_uio_15_230907.png
  1. 2023年09月08日 04:52 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6035-0efbef33
この記事にトラックバックする(FC2ブログユーザー)