このカテゴリを見直してみて、いろいろな人のアドバイスに助けられているということを痛感した。皆様本当にありがとうございます。
ボード作製初期のデバック(前に作った基板の作成過程)
プリント基板の設計(Virtex2proのRocketIOやDDR SDRAMを使うと、電源が沢山必要になるという話題)
Virtex2proの3.3VのIO電圧(見たマニュアルが古いためにあたふたしてしまった。教訓:日本語のマニュアルだけでは危ない。必ず英語版も見ること。)
回路図入力大詰め近頃のお仕事(最近のお仕事は基板の回路図のネットリストを元に回路図の間違い探しという、面白くも無い大変なお仕事)
基板設計(基板やさんに、いろいろお願いしたこと)
クロックの信号品質(FPGAに水晶発信器からクロックを入力して、そのクロックをFPGAのほかのピンから出力してSDRAM4個とPowerPCにクロックを供給している。クロック周波数は133MHzだ)
高速?(133MHz)クロックの配線について(FPGAから外部デバイスへのクロックを接続するためのトポロジを図を描いて検討した。出力が1本にすると反射やドライブ能力の点でだめ。結局、PPC、SDRAM2こずつに分けた。皆様貴重なご意見ありがとうございます)
伝送線路シミュレーションの解析に苦戦中(伝送線路シミュレータの出力波形が乱れているので、どうしたものか悩んでいる)
プリント基板のデータバスの信号品質(今度はSDRAMからの出力信号も信号の変化点で乱れるようになってしまった。基板を作るのも大変ですね)
SDRAM動作不良(どうやら、SDRAMの根本かダンピング抵抗当たりでとなりのデータビットとショートしているようだ)
続:SDRAM動作不良(送って調べてもらったところダンピング抵抗用の抵抗アレイで隣同士がショートしていた。半田付けの不良も注意しなければ、20枚中2枚ショートしていた)
うちのボードのリセット回路とFPGAのコンフィギュレーション(うちのボードのリセット回路とFPGAのコンフィギュレーションの状況をブロック図を用いて詳述した)
- 2007年09月29日 05:35 |
- カテゴリ別の目次
-
| トラックバック:0
-
| コメント:0