FC2カウンター FPGAの部屋 Vitis HLS 2023.1 で RGB を HSV に変換する IP を作成する6
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2023.1 で RGB を HSV に変換する IP を作成する6

Vitis HLS 2023.1 で RGB を HSV に変換する IP を作成する5”の続き。

前回は、HSV - RGB 変換 IP の C シミュレーションを行った。今回は、C コードの合成、C/RTL 協調シミュレーション、Export RTL、Implementation を行った。

C コードの合成を行った。結果を示す。
zub1cg_i5filters_30_231016.png
zub1cg_i5filters_31_231016.png

1920 x 1080 = 2073600 ピクセルを 2073631 クロックで RGB - HSV 変換できるようだ。

C/RT 協調シミュレーション結果を示す。
800 x 600 = 480000 ピクセルを 480033 クロックで処理できる。
zub1cg_i5filters_32_231016.png

C/RTL 協調シミュレーションの波形を示す。
zub1cg_i5filters_33_231016.png

Export RTL を行った。

Implementation を行った。結果を示す。
zub1cg_i5filters_34_231016.png
zub1cg_i5filters_35_231016.png

問題無さそうだ。
  1. 2023年10月17日 04:48 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6070-4bee38db
この記事にトラックバックする(FC2ブログユーザー)