FC2カウンター FPGAの部屋 Vitis HLS 2023.1 で HSV を RGB に変換する IP を作成する4
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2023.1 で HSV を RGB に変換する IP を作成する4

Vitis HLS 2023.1 で HSV を RGB に変換する IP を作成する3”の続き。

前回は、バグを見つけ、コードを修正して、ほとんど元画像に戻すことができるようなった。また、元画像と RGB - HSV - RGB 変換した画像を元画像の 2 乗誤差を 4 以内に収めるには、RGB - HSV 変換 IP と HSV - RGB 変換 IP の固定小数点数の小数点以下を 16 桁にする必要があった。C シミュレーションを行った。今回は、C コードの合成、C/RTL 協調シミュレーション、Export RTL、Implementation を行った。

C コードの合成を行った。結果を示す。
zub1cg_i5filters_40_231019.png
zub1cg_i5filters_41_231019.png

レイテンシも問題無さそうだ。

C/RTL 強調シミュレーションを行った。結果を示す。
ここでもレイテンシは問題無さそうだ。
zub1cg_i5filters_42_231019.png

C/RTL 協調シミュレーションの全体波形を示す。
TVALID 、TREADY がほとんど 1 で問題無さそうだ。
zub1cg_i5filters_43_231019.png

Export RTLを行った。

Implementation を行った。結果を示す。
zub1cg_i5filters_44_231019.png
zub1cg_i5filters_45_231019.png

CP achieved post-implementation も成約が 10 ns に対して 7.522 ns で問題無さそうだ。
  1. 2023年10月19日 05:04 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6072-8d31926f
この記事にトラックバックする(FC2ブログユーザー)