FC2カウンター FPGAの部屋 Vitis Unified IDE 2023.2 の HLS Development を試す3
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis Unified IDE 2023.2 の HLS Development を試す3

Vitis Unified IDE 2023.2 の HLS Development を試す2”の続き。

Vitis Unified IDE 2023.2 の HLS Development を試してみようということで、前回は、hls_config.cfg と vitis-comp.json を見て、ソースファイルとテストベンチファイル、画像ファイルをコピーした。コピーしたファイルを Vitis Unified IDE に登録して、C シミュレーションを行ったが、エラーになった。今回は、hls_config.cfg に OpenCV のインクルードパスとリンカー・オプションを設定したところ C シミュレーションが通った。

C シミュレーション時に OpenCV を使用するための設定を行う。

Vitis Unified IDE 2023.2 で、左の VITIS COMPONENTS の HSVConverter -> Settings -> hls_config.cfg をクリックすると設定が行えるようだ。
C Sythesis sources の top に HSVConverter を設定した。これは、C コードの合成時にハードウェアとする関数を指定する。
Testbench sources の CFLAGS に -I/usr/local/include を指定した。
Vivado_2023_2_20_231029.png

C Simulation の ldflags に -L/usr/local/lib -lopencv_core -lopencv_imgcodecs -lopencv_imgproc を指定した。
Vivado_2023_2_21_231029.png

FLOW の C SIMULATION -> Run をクリックすると C Simulation が実行され、成功した。
Vivado_2023_2_22_231029.png

Vitis Unified IDE 2023.2 では、printf() で出力した文字列は OUTPUT のみに出力されている。
Summary を表示した。
Vivado_2023_2_23_231029.png

HSVConverter プロジェクトのディレクトリの下に HSVConverter ディレクトリが生成され、その下の hls ディレクトリの下に csim ディレクトリが生成されている。
csim/build ディレクトリを見ると、hsv_converter.jpg と hls_converter2.jpg が生成されていた。
Vivado_2023_2_25_231029.png
  1. 2023年10月30日 05:37 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6083-374fcdcd
この記事にトラックバックする(FC2ブログユーザー)