FC2カウンター FPGAの部屋 ZUBoard 1CG の PYNQ v3.0.1 で自作の 5 個のフィルタを動作させる5
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZUBoard 1CG の PYNQ v3.0.1 で自作の 5 個のフィルタを動作させる5

ZUBoard 1CG の PYNQ v3.0.1 で自作の 5 個のフィルタを動作させる4”の続き。

RGB24toHSV - HSVConverter - HSVtoRGB24 の各 IP を加えた 5 個のフィルタを動作させたいということで、前回は、System ILA を追加して、論理合成、インプリメンテーション、ビットストリームの生成を行って、再度、bit ファイルと hwh ファイルを ZUBoard 1CG の PYNQ にアップロードして、ILA ダッシュボードを起動して、波形を確認したところ、問題ないことがわかった。画像も正常に表示されていた。結局、昨日の 1 回のみバグっただけで、今日は何回やっても画像が表示された。今回は、バグが無かったので、正常に HSVConverter を PYNQ 上で試したところ、うまく行った。

i5filters.ipynb を実行した。
なお Python コードは”ZUBoard 1CG の PYNQ v3.0.1 で自作の 5 個のフィルタを動作させる3”を参照のこと。
Vitis Unified IDE 2023.2 の HLS Development で試したと同様に、HSVConverter のパラメータを下に示す様に変更した。

hsvconv.register_map.h_add = 180
hsvconv.register_map.s_mult = 0x0200 # 2.0, ap_ufixed<16, 8, AP_TRN_ZERO, AP_SAT>
hsvconv.register_map.s_add = 0
hsvconv.register_map.v_mult = 0x0200 # 2.0, ap_ufixed<16, 8, AP_TRN_ZERO, AP_SAT>
hsvconv.register_map.v_add = 0


色相を 180 度変換して、彩度と明度を 2 倍している。
zub1cg_i5filters_99_231113.png
zub1cg_i5filters_100_231113.jpg
zub1cg_i5filters_101_231113.jpg
zub1cg_i5filters_102_231113.jpg
zub1cg_i5filters_103_231113.jpg

Vitis Unified IDE 2023.2 の HLS Development の結果と同様な画像が得られた。

次に、HSVConverter のパラメータを以下の様に変更した。

hsvconv.register_map.h_add = 0
hsvconv.register_map.s_mult = 0x0100 # 1.0, ap_ufixed<16, 8, AP_TRN_ZERO, AP_SAT>
hsvconv.register_map.s_add = 32
hsvconv.register_map.v_mult = 0x0100 # 1.0, ap_ufixed<16, 8, AP_TRN_ZERO, AP_SAT>
hsvconv.register_map.v_add = 32


色相はそのままで、彩度と明度に 32 を加えている。
その結果を示す。
zub1cg_i5filters_104_231113.jpg
zub1cg_i5filters_105_231113.jpg

こちらも、Vitis Unified IDE 2023.2 の HLS Development の結果と同様な画像が得られた。
  1. 2023年11月13日 04:28 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6095-270e39f3
この記事にトラックバックする(FC2ブログユーザー)