FC2カウンター FPGAの部屋 Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する3
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する3

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する2”の続き。

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装するということで、前回は、C シミュレーション、C コードの合成を行った。今回は、C/RTL 協調シミュレーション、Package 、Implementation を行った。

C/RTL 協調シミュレーションを行う。
VITIS COMPONETENTS -> edge_enhancement_axis_RGB24 -> Settings -> hls_config.cfg をクリックして、設定画面を表示した。
C/RTL Cosimulationldflags

-L/usr/local/lib -lopencv_core -lopencv_imgcodecs -lopencv_imgproc

を指定した。
C/RTL Cosimulation の trace_levelport にした。
C/RTL Cosimulation の wave_debug にチェックを入れた。

FLOW -> C/RTL COSIMULATION -> Run をクリックして、C/RTL 協調シミュレーションを行った。
Vivado が起動して、RTL シミュレーションを行って終了した。
zub1cg_i7filters_117_231130.png

edge_enhancement_axis_RGB24.wcfg タブをクリックし、波形を表示した。
全体波形を示す。
zub1cg_i7filters_118_231130.png

C/RTL 協調シミュレーションが終了し、成功した。
zub1cg_i7filters_119_231130.png

Cosimulation をクリックした。
レイテンシは 480013 クロックだった。問題無さそうだ。
zub1cg_i7filters_120_231130.png

Package を行う。
FLOW -> PACKAGE -> Run をクリックして、Package を行って成功した。
zub1cg_i7filters_121_231130.png

edge_enhancement_axis_RGB24/edge_enhancement_axis_RGB24/hls/impl/ip が生成されて、その中に ZIP ファイルとして、xilinx_com_hls_edge_enhancement_axis_RGB24_1_0.zip が生成された。
zub1cg_i7filters_122_231130.png

Implementation を行う。
FLOW -> IMPLEMENTATION -> Run をクリックした。
Implementation が終了し、成功した。
zub1cg_i7filters_123_231130.png

Place and Route をクリックした。
CP achieved post-implementation も 5.325 ns で問題無さそうだ。
zub1cg_i7filters_124_231130.png
  1. 2023年12月02日 04:25 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6112-1380532c
この記事にトラックバックする(FC2ブログユーザー)