FC2カウンター FPGAの部屋 Gowin FPGA Designer の RTL Design Viewer を試す
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Gowin FPGA Designer の RTL Design Viewer を試す

Tang Primer 25K で Lチカする6(GOWIN Programmer で L チカ)”の続きなのだが、趣向を変えて Gowin FPGA Designer の RTL Design Viewer を試してみよう。

Gowin FPGA Designer の Tools メニューから Schematic Viewer -> RTL Design Viewer を選択した。
Tang_Primer_25K_107_240211.png

RTL Design Viewer が起動した。
Nets と Primitives, Ports などが見られるようだ。
Tang_Primer_25K_108_240211.png

Primitives を開いて、couter[0](dff) をクリックすると、counter[0] が表示された。
Tang_Primer_25K_109_240211.png

Zoom Out していくと、couter[0] が他の Primitive にどのように接続されているかが見える。
Tang_Primer_25K_110_240211.png

配線をクリックするとどの Net かがハイライトされるようだ。この場合のネットは n70 だった。
Tang_Primer_25K_111_240211.png

Ports の内の led をクリックした。
Tang_Primer_25K_112_240211.png

Zoom Out していくと led ポートが led という dff 出力なのが分かる。予定通りだ。。。
Tang_Primer_25K_113_240211.png
  1. 2024年02月11日 08:08 |
  2. Gowin EDA
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6183-c2fb5250
この記事にトラックバックする(FC2ブログユーザー)